PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-036889

(43)Date of publication of application: 06.02.1996

(51)Int.CI.

G11C 16/02

G11C 16/04

G11C 16/06

H01L 27/115

H01L 21/8247 H01L 29/788

H01L 29/792

(21)Application number: 06-171405

(71)Applicant: MATSUSHITA ELECTRIC IND CO

LTD

(22)Date of filing:

22.07.1994

(72)Inventor: KOTAKE YOSHINORI

ASAI AKIRA


OKUDA YASUSHI MORI TOSHIKI

NAKAO ICHIRO

(54) SEMICONDUCTOR MEMORY AND ITS DRIVING METHOD

(57)Abstract:

PURPOSE: To prevent mis-read-out and to reduce power consumption in a semiconductor memory in which a non-volatile memory cell is mounted. CONSTITUTION: Transistors T consisting of gates. sources, and drains, non-volatile memory cells (T11-Tmn) having capacity sections are arranged in a matrix state in Narray. A different direction resistor section having a different voltage to current characteristic depending on high voltage or low voltage impressed to both ends, for example, diodes D11-Dmn are provided at least one part of each path from bit lines B1-Bn to sources S1-Sm through each transistor T11-Tmn. Thereby, at the time of read-out of a memory cell, a leak current occurring in a nonselection memory cell is reduced, or occurrence of a leak current is obstructed, and mis-read-out caused by a leak current is prevented. At the same time, power consumption also is reduced.



LEGAL STATUS

[Date of request for examination]

21.05.1998

[Date of sending the examiner's decision of

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3197158

[Date of registration]

08.06.2001

[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公閱番号

特開平8-36889

(43)公開日 平成8年(1996)2月6日

大阪府門真市大字門真1006番地 松下電器

大阪府門真市大字門真1006番地 松下電器

最終頁に続く


(51) Int.Cl. ⁶ G 1 1 C	16/02	識別記号	庁内整理番号	FΙ			技術表示箇所
	16/04 16/06						C22-24
				G11C	17/ 00	307 D	
						510 A	C22-24
			審查請求	未簡求 簡求	頃の数24 OL	(全 51 頁)	最終頁に統く
(21)出願番号		特願平6-171405		(71)出顧人	(71)出顧人 000005821 松下電器産業株式会社		
(22)出顧日 平成6年(1994)7月22日		月22日	大阪府門真市大字門真1006番地 (72)発明者 小竹 義則				

(54) 【発明の名称】 半導体記憶装置及びその駆動方法

(57)【要約】

【目的】 不揮発性メモリセルを搭載した半導体記憶装置において、誤読み出しを防止し、消費電力を低減する。

【様成】 アレイに、ゲート、ソース、ドレインからなるトランジスタTと容量部とを有する不揮発性メモリセル(T11〜Tm)を行列状に配置する。ピット線B1〜Bnから各トランジスタT11〜Tmを経てソース線S1〜Smに至る各経路の少なくとも一部位に、両端に印加される電圧の高低によって異なる電圧ー電流特性を有する異方向抵抗部例えばダイオードD11〜Dmを介設する。これにより、メモリセルの読み出し時に、非選択メモリセルに生じるリーク電流を低減しあるいはその発生を阻止し、リーク電流に起因する誤読み出しを防止する。同時に、消費電力も低減できる。



産業株式会社内

産業株式会社内

産業株式会社内 (74)代理人 弁理士 前田 弘 (外2名)

(72)発明者 浅井 明

(72)発明者 奥田 寧

【特許請求の範囲】

【請求項1】 少なくともゲート、ソース、ドレインか らなるトランジスタと容量部とを有する不揮発性メモリ セルを行列状に配列してなるアレイと、

上記アレイの行方向に配置された各トランジスタのゲー トに接続される複数のワード線と、

上記アレイの列方向に配置された各トランジスタのドレ インに接続される複数のビット線と、

上記アレイの行方向に配置された各トランジスタのソー スに接続される複数のソース線と、

上記ワード線を選択するためのデコーダ回路と、

上記ピット線を選択するためのデコーダ回路と、

上記ソース線を選択するためのデコーダ回路と、

上記ピット線から各トランジスタを経て上記ソース線に 至る各経路の少なくとも一部位に介設され、両端に印加 される電圧の高低によって異なる電圧-電流特性を示 し、電流が流れやすい順方向と電流が流れにくい逆方向 とを有する異方向抵抗部とを備えたことを特徴とする半 導体記憶装置。

【請求項2】 請求項1記載の半導体記憶装置におい て、

上記異方向抵抗部は、一方向のみの電流の流通を許容す るダイオードであることを特徴とする半導体装置記憶装 置。

【請求項3】 請求項2記載の半導体記憶装置におい て.

上記ダイオードは、上記各トランジスタのソース及びド レインのうちいずれか一方を構成する半導体基板の領域 の表面上に直接導電膜を堆積して形成されたショットキ ーダイオードであることを特徴とする半導体記憶装置。 【請求項4】 請求項2記載の半導体記憶装置におい T.

上記ダイオードは、上記各トランジスタのソース及びド レインのうちいずれか一方を構成する半導体基板内の領 域と半導体基板のコンタクト領域との間で形成されるP Nダイオードであることを特徴とする半導体記憶装置。

【請求項5】 請求項1記載の半導体記憶装置におい て、

上記異方向抵抗部は、各トランジスタの構造の内部に形 成されていることを特徴とする半導体記憶装置。

【請求項6】 請求項5記載の半導体記憶装置におい

上記異方向抵抗部は、各トランジスタのソース、ドレイ ンの空乏層の拡がりを非対称にすることで形成されてい るととを特徴とする半導体記憶装置。

【請求項7】 請求項6記載の半導体記憶装置におい

上記異方向抵抗部は、各トランジスタのソース及びドレ インのうちいずれか一方に上記半導体基板と同じ導電型

レイン又はソースのゲート方向の拡散長よりも深くゲー ト方向に設けることで形成されていることを特徴とする 半導体記憶装置。

【請求項8】 請求項6記載の半導体記憶装置におい て.

上記異方向抵抗部は、各トランジスタのソース及びドレ インのうちいずれか一方とゲート下方のチャネル領域と の間にチャネル領域と同じ導電型の不純物を導入してな るオフセット領域であることを特徴とする半導体記憶装 10 置。

【請求項9】 請求項1、2、3、4、5、6、7又は 8記載の半導体記憶装置において、

上記各メモリセルのうち各1対のメモリセルのドレイン が共通のビット線に接続されていることを特徴とする半 導体記憶装置。

【請求項10】 請求項9記載の半導体記憶装置におい て、

上記各1対のメモリセルが列方向に1つおきに配置され てチェッカー模様の行列状に配列されたアレイ構造が構 20 成され、

上記2本のワード線に対して1本の割合でソース線が配 置され、上記各1つのソース線に隣接する2つのワード 線に接続されるメモリセルのソースが、上記各1つのソ ース線に共通に接続されていることを特徴とする半導体 記憶装置。

【請求項11】 1.2.3.4.5.6.7又は8記 載の半導体記憶装置において、

リファレンス電位を要するセンスアンプと、

上記ピット線にリファレンス用のダミーセルとを備え、 30 互いに隣接するビット線の一方で上記リファレンス電位 を生成することを特徴とする半導体記憶装置。

【請求項12】 請求項11記載の半導体記憶装置にお いて、

上記各メモリセルのうち各1対のメモリセルのドレイン が共通のビット線に接続されていることを特徴とする半 導体記憶装置。

【請求項13】 請求項12記載の半導体記憶装置にお いて、

上記各1対のメモリセルが列方向に1つおきに配置され 40 てチェッカー模様の行列状に配列されたアレイ構造が構 成されていることを特徴とする半導体記憶装置。

【請求項14】 請求項9,10,11,12又は13 記載の半導体記憶装置において、

上記メモリセルのフローティングゲートがメモリセルの ゲート幅方向に対して非対称形であり、活性領域の長辺 方向に直線状に形成されていることを特徴とする半導体 記憶装置。

【請求項15】 少なくともゲート、ソース、ドレイン からなるトランジスタと容量部とを有する不揮発性メモ で上記半導体基板よりも不純物濃度が高濃度の領域をド 50 リセルを行列状に配列してなるアレイと、上記アレイの

行方向に配置された各トランジスタのゲートに接続され る複数のワード線と、上記アレイの列方向に配置された 各トランジスタのドレインに接続される複数のビット線 と、上記アレイの行方向に配置された各トランジスタの ソースに接続される複数のソース線と、上記ワード線を 選択するためのデコーダ回路と、上記ピット線を選択す るためのデコーダ回路と、上記ソース線を選択するため のデコーダ回路と、上記ピット線から各トランジスタを 経て上記ソース線に至る各経路の少なくとも一部位に介 設され、両端に印加される電圧の高低によって異なる電 10 圧-電流特性を示し、電流が流れやすい順方向と電流が 流れにくい逆方向とを有する異方向抵抗部とを備えた半 導体記憶装置の駆動方法であって、

データー読み出しを所望するメモリセルに接続されてい るワード線を上記ロウデコーダ回路で選択し、

上記メモリセルに接続されているビット線を上記カラム デコーダ回路で選択し、

上記メモリセルに接続されているソース線を上記ソース デコーダ回路で選択し、

位関係がメモリセルの異方向抵抗部の順方向に一致する ように、かつ高電位側を読み出し用電位に設定し、

非選択ソース線の電位を上記選択ビット線及び選択ソー ス線の低電位側の電位以上でかつ上記読み出し電位以下 に設定することを特徴とする半導体記憶装置の駆動方 法。

【請求項16】 請求項15記載の半導体記憶装置の駆 動方法において、

上記非選択ソース線及び非選択ビット線の電位のうち低 電位側の電位を接地電位に設定することを特徴とする半 30 る半導体記憶装置の駆動方法。 導体記憶装置の駆動方法。

【請求項17】 請求項15又は16記載の半導体記憶 装置の駆動方法において、

上記選択ワード線に接続されるすべてのメモリセルに接 続されるすべてのピット線を選択ピット線とし、

上記選択ワード線に接続された全てのメモリセルを一括 で読み出すことを特徴とする半導体記憶装置の駆動方 法。

【請求項18】 請求項15又は16記載の半導体記憶 装置の駆動方法において、

上記各メモリセルのうち各1対のメモリセルのドレイン が共通のビット線に接続されており、

隣接する2本のビット線を選択して、2ビット単位で読 み出すことを特徴とする半導体記憶装置の駆動方法。

【請求項19】 請求項15又は16記載の半導体記憶 装置の駆動方法において、

半導体記憶装置は、リファレンス電位を要するセンスア ンプと、上記ピット線にリファレンス用のダミーセルと を備え、互いに隣接するビット線の一方で上記リファレ ンス電位を生成するように構成されており、

上記選択ビット線に隣接しているビット線に接続されて いるダミーメモリメモリセルを選択し、

非選択ビット線のうち選択ビット線と隣接するビット線 の電位を上記選択ビット線の電位と同じ電位にし、

上記選択ダミーセルに接続されるビット線及びソース線 の電位関係がダミーセルの異方向抵抗部の順方向になる ように選択ダミーセルに接続されるソース線の電位を設

上記隣接するビット線にリファレンス電位を生成すると とを特徴とする半導体記憶装置の駆動方法。

【請求項20】 請求項19記載の半導体記憶装置の駆 動方法において、

上記選択ワード線に接続された全てのメモリセルに接続 されているビット線を選択ビット線とし、

上記全ての選択ビット線に隣接するビット線に接続され ているダミーメモリメモリセルを選択し、

上記全ての選択ビット線の電位及び上記選択ビット線に 隣接するビット線の電位を読み出し電位にし、

上記全ての選択ビット線に隣接する非選択ビット線に接 上記選択ビット線及び選択ソース線の電位を、両者の電 20 続されているダミーメモリメモリセルに接続されている ソース線電位を接地電位にし、

> 非選択ソース線の電位を接地電位以上で且つ上記ビット 線に設定した電位以下に設定し、

上記非選択ビット線にリファレンス電位を生成して上記 選択ワード線に接続された全てのメモリセルを一括で読 み出すことを特徴とする半導体記憶装置の駆動方法。

【請求項21】 15, 16, 17, 18, 19又は2 0記載の半導体記憶装置の駆動方法において、

すべてのワード線電位を接地電位にすることを特徴とす

【請求項22】 少なくともゲート、ソース、ドレイン からなるトランジスタと容量部とを有する不揮発性メモ リセルを行列状に配列してなるアレイと、上記アレイの 行方向に配置された各トランジスタのゲートに接続され る複数のワード線と、上記アレイの列方向に配置された 各トランジスタのドレインに接続される複数のビット線 と、上記アレイの行方向に配置された各トランジスタの ソースに接続される複数のソース線と、上記ワード線を 選択するためのデコーダ回路と、上記ピット線を選択す るためのデコーダ回路と、上記ソース線を選択するため のデコーダ回路と、上記ピット線から各トランジスタを 経て上記ソース線に至る各経路の少なくとも一部位に介 設され、両端に印加される電圧の高低によって異なる電 圧-電流特性を示し、電流が流れやすい順方向と電流が 流れにくい逆方向とを有する異方向抵抗部とを備え、異 方向抵抗部の順方向をピット線側が高電位になるように 形成してなる半導体記憶装置の駆動方法であって、

消去状態のメモリセルのしきい値電圧を負に設定し、 データー書き込みを所望するメモリセルに接続されてい 50 るピット線を上記カラムデコーダ回路で選択し、

上記メモリセルに接続されているソース線を上記ソース デコーダ同路で選択し、

全てのワード線電位を接地電位にし、

上記選択ビット線を高電位にし、

選択ソース線の電位を接地電位にし、

非選択ビット線を接地電位にし、

上記選択ピット線-選択ソース線間に電流を流すことに よりホットエレクトロンを発生させて上記所望するメモ リセルのしきい値電圧を高く変化させることを特徴とす る半導体記憶装置の駆動方法。

【請求項23】 少なくともゲート、ソース、ドレイン からなるトランジスタと容量部とを有する不揮発性メモ リセルを行列状に配列してなるアレイと、上記アレイの 行方向に配置された各トランジスタのゲートに接続され る複数のワード線と、上記アレイの列方向に配置された 各トランジスタのドレインに接続される複数のビット線 と、上記アレイの行方向に配置された各トランジスタの ソースに接続される複数のソース線と、上記ワード線を 選択するためのデコーダ回路と、上記ピット線を選択す るためのデコーダ回路と、上記ソース線を選択するため 20 のデコーダ回路と、上記ピット線から各トランジスタを 経て上記ソース線に至る各経路の少なくとも一部位に介 設され、両端に印加される電圧の高低によって異なる電 圧-電流特性を示し、電流が流れやすい順方向と電流が 流れにくい逆方向とを有する異方向抵抗部とを備え、異 方向抵抗部の順方向をソース線側が高電位になるように 形成してなる半導体記憶装置の駆動方法であって、

データー書き込みを所望するメモリセルに接続されてい るワード線を上記ロウデコーダ回路で選択し、

上記メモリセルに接続されているピット線を上記カラム 30 デコーダ回路で選択し、

上記メモリセルに接続されているソース線を上記ソース デコーダ回路で選択し上記選択したワード線に高電位を 印加し、

上記選択ソース線の電位を高電位にし、

上記選択ソース線の電位を接地電位にし、

非選択ビット線に高電位を印加し、

上記選択ビット線-選択ソース線間に電流を流すことに よりホットエレクトロンを発生させて上記所望するメモ リセルのしきい値電圧を高く変化させることを特徴とす 40 る半導体記憶装置の駆動方法。

【請求項24】 請求項23記載の半導体記憶装置の駆 動方法において、消去状態のメモリセルのしきい値電圧 を負に設定し、上記全てのワード線電位を接地電位にす ることを特徴とする請求項24に記載の半導体記憶装置 の駆動方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、不揮発性メモリとして 機能する複数のメモリセルからなるアレイ構造を有する 50 の一部位から各トランジスタT11〜Tmrを経て各ソース

半導体記憶装置及びその駆動方法に関するものである。 [0002]

【従来の技術】従来より、不揮発性メモリセルを搭載し た半導体記憶装置として、例えば特開平5-28778 号公報や特開平4-15953号公報に開示されるごと く、不揮発性メモリセルを構成するメモリセルのソース に接続されるソース線にもソースデコーダを接続するよ うにしたものが知られている。以下、図31~図33を 参照しながら、従来の不揮発性メモリセルを搭載した半 10 導体記憶装置について説明する。図31は従来の半導体 記憶装置のブロック回路図である。101はメモリセル アレイ、102はロウデコーダ回路、103はカラムデ コーダ回路、104はソースデコーダ回路である。図3 2は従来の半導体記憶装置のメモリセルアレイ101の 一部を示す回路図である。ととで、T11~Tmは不揮発 性メモリセルに内蔵されるトランジスタ、W1~Wmは ワード線、B1~Bnはビット線、S1~Smはソース 線、ST1~STnは列選択用トランジスタである。図 31に示すように、各トランジスタT11~Tmlは、ソー ス、ドレイン及びゲートからなり、このトランジスタT 11~Tmnのゲート下方に容量部(フローティングゲー ト)が配置されて、不揮発性メモリセルが構成されてい る。そして、メモリセルアレイ101は、各トランジス タT11~Tmを内蔵するメモリセルをm行n列の行列状 に配置して構成されている。そして、第1行に配置され たトランジスタ T_{11} ~ T_{1n} のゲートはワード線 W_1 に、 第2行に配置されたトランジスタT21~T2nのゲートは ワード線W2に、第m行に配置されたトランジスタTm1 ~Tmnのゲートはワード線Wmにそれぞれ接続されてい る。また、第1行に配置されたトランジスタT11~T1n のソースはソース線S1に、第2行に配置されたトラン ジスタT21~T2nのソースはソース線S2に、第m行に 配置されたトランジスタTm1~Tmnのソースはソース線 Smにそれぞれ接続されている。さらに、第1列に配置 されたトランジスタT11~Tm1のドレインはビット線B 1に、第2列に配置されたトランジスタT12~Tm2のド レインはピット線B2に、第n列に配置されたトランジ スタT1n~Tmnのドレインはピット線Bn にそれぞれ接 続されている。すなわち、ワード線W1~Wmとビット 線B1~Bnの交点にトランジスタを配置するNOR型 の構成である。ととで、ワード線♥1~♥mとソース線 S1~Smは同じ方向に延びて、ワード線W1~Wmは ロウデコーダ回路102の各ロウデコーダLD1~LD mに、ソース線S1~Smはソースデコーダ回路104 のソースデコーダSD1~SDmに接続される一方、ビ ット線B1~Bnは上記ワード線W1~Wm及びソース 線S1~Smとは直交する方向に延びてセンスアンプS A1~SAnを介してカラムデコーダ回路103に接続 される。そして、後述のように、各ピット線B1~Bn

線S1~Smに至る経路P11~Pmには、ゲートの電位 がしきい値以上でドレイン-ソース間の電位が所定値以 上のときに、容量部のメモリ状態が"0"であれば電流 が流れ、容量部のメモリ状態が"1"のときには電流が 流れないようになされている。

【0003】次に、図33を参照しながら、従来の半導 体記憶装置のデータ読み出し方法について説明する。E EPROMに代表される半導体記憶装置ではトランジス タのしきい値を電気的に大きく変化させることで書き込 みと消去が行なわれる。一般には、トランジスタが読み 10 出し電源電圧Vccより高しきい値電圧にある状態を

"1"状態、トランジスタが読み出し電源電圧Vccより 低しきい値電圧にある状態を"0"状態と言い、以後そ う呼ぶことにする。

【0004】例えばトランジスタT22を内蔵するメモリ セル (以下、メモリセル (T22) と記述する) を読みだ す場合について従来の読み出し方法を説明する。まず、 選択ワード線W2を読み出し電源電圧Vcc (例えば5 V)にし、非選択ワード線W1、Wmを接地電位Vss

電位Vssにし、非選択ソース線S1、Smを読み出し中 間電位Vm(例えば1V)又はVmに保ったままフロー ティングにする。また、選択ビット線B2をセンスアン プを介してVmにし、非選択ビット線Bl、Bnを接地 電位Vssに、あるいは接地電位Vssに保ったままフロー ティングにする。実際には、ビット線にはセンスアンプ が接続されているため、ビット線の電位はVmから僅か に変動するが、ことでは説明を簡単にするために一定の 電圧であるとする。また、非選択ソース線と非選択ビッ ト線をフローティングにする場合もあるとしたが、簡単 30 のために、非選択ソース線は読み出し中間電位V m、非 選択ビット線は接地電位Vssとする。メモリセル(T2 2) が"1"状態ならばメモリセル (T22) は電流を流 さず、ビット線B2には電流が流れない。メモリセル (T22)が"O"状態ならばビット線B2からメモリセ ル(T22)を通ってソース線S2に電流が流れる。ビッ ト線B2の電流の有無をセンスアンプで検知することで データが読み出される。従来の不揮発性メモリセルを搭 載した半導体記憶装置では、例えば図33に示すように メモリセル (T22) と同じビット線B2に接続されてい 40 る非選択メモリセル (T12) が過剰に低しきい値電圧状 態でデプレッション化していたとしても、ソース線S1 の電位がVmでありビット線B2と同電位であるため、

ビット線B2からソース線S1には電流は流れにくく、 非選択メモリセル (T12) がよほど強くデブレッション 化していない限り非選択メモリセル (T12)を誤読み出 しにはならず、読み出しマージンが広くなっている。

[0005]

【発明が解決しようとする課題】しかしながら、従来の

込みや消去動作を制御してもメモリセルの特性のばらつ きが大きく、メモリセルを過剰にデプレッション化(し きい値電圧が負)してしまうことも考えられる。すなわ ち、半導体記憶装置の製造工程において、不純物濃度の バラツキや各部の寸法のバラツキによってしきい値にあ る程度は生じるが、半導体記憶装置の高集積化に伴い寸 法等の誤差がしきい値のバラツキを大きくする傾向があ る。しかも、高集積化されると発熱を抑制する等の目的 で消費電力の低減を図るべく半導体記憶装置の動作電圧 は低電圧化される傾向にあるため、製造工程におけるし きい値の分布の中心が低電圧側に移行してきている。斯 かる原因が重畳して、半導体記憶装置の微細化、高集積 化に伴い、一部のメモリセルにデブレッション化が生じ る確率が高くなってきている。

【0006】そして、以上のような原因により、例えば 図33に示す選択ビット線B2に接続された非選択メモ リセル (T12) が過剰にデプレッション化しているとき に、"O"状態のメモリセル(T22)を読みだす場合、 ピット線B2に電流が流れピット線B2の電位が低下す (例えばOV)にする。同時に選択ソース線S2を接地 20 る。そのとき読み出し中間電位のソース線S1からメモ リセル (T12)を通してビット線B2に電流が流れ、ビ ット線B2の電位を読み出し中間電位に戻してしまう。 ビット線B2の電位が変化しなければビット線B2に接 続しされているセンスアンプSA2は"0"状態のメモ リセル (T22) を"1"状態であると判断し、誤読み出 しになる虞れがある。

> 【0007】本発明の第1の目的は、読み出しの際に非 選択メモリセルにおける電流の発生を防止することによ り、斯かる誤読み出しを防止することにある。

【0008】また、従来の不揮発性メモリセルを搭載し た半導体記憶装置では、図33に示した読み出し動作に おいて、例えば非選択メモリセル (T11) が弱いデブレ ッションである場合にも図33に示すようにソース線S 1からピット線B1へ電流が流れる。この電流は非選択 ビット線B1に流れるため誤読み出しにはならないが消 費電力が増加する。従来の不揮発性半導体記憶装置では 非選択ソース線や非選択ビット線をフローティングにす る場合も述べているが、過渡電流が読み出すどとに生 じ、高速で読みだせば低消費電力化できないという問題 もあった。

【0009】本発明の第2の目的は非選択メモリセルに おけるリーク電流を防止することにより消費電力の低減 を図ることにある。

[0010]

【課題を解決するための手段】上記第1の目的及び第2 の目的を達成するために本発明が講じた手段は、ゲー ト、ソース、ドレインからなるトランジスタと容量部と を有する不揮発性メモリセルを行列状に配列してなるア レイ構造を有する半導体記憶装置に、ピット線から各ト 不揮発性メモリセルを搭載した半導体記憶装置では書き 50 ランジスタを経て上記ソース線に至る各経路の少なくと

も一部位に、両端に印加される電圧の高低によって異な る電圧-電流特性を示し、電流が流れやすい順方向と電 流が流れにくい逆方向とを有する異方向抵抗部を設ける ととにある。

【0011】また、斯かる構成を有する半導体記憶装置 の駆動方法として、選択ビット線及び選択ソース線の電 位を、両者の電位関係がメモリセルの異方向抵抗部の順 方向に一致するように、かつ高電位側を読み出し用電位 に設定し、非選択ソース線の電位を上記選択ビット線及 び選択ソース線の低電位側の電位以上でかつ上記読み出 10 し電位以下に設定する。

【0012】具体的に本発明が講じた手段は、上記請求 項1~24に示されている。

[0013]

【作用】請求項1~8の発明では、メモリセルを行列状 に配置したアレイにおいて、ビット線-ソース線間の各 経路にメモリセルのトランジスタと電流の方向によって 電圧-電流特性が異なる異方向抵抗部とが直列に接続さ れた構造となっている。したがって、読み出し動作とは 逆方向に流れる電流の大きさを小さくするか又は遮断す 20 るととが可能となり、いずれかのメモリセルがデプレッ ション化していても非選択ソース線から非選択ビット線 あるいは非選択ソース線から選択ビット線といった読み 出し動作と逆方向に流れる不必要な電流が低減され又は 阻止される。とれにより、誤読み出しが防止され、消費 電力も低減される。

【0014】請求項9の発明では、各1対のメモリセル が共通のビット線に接続されることで、メモリセルの占 有面積が低減され、集積度の向上が可能となる。

【0015】請求項10の発明では、2本のワード線に 30 対してソース線が1本で済むことになり、メモリセルの 占有面積がさらに低減される。

【0016】請求項11~13の発明では、センスアン プの感度を高く設定することが可能となる。したがっ て、誤読み出しの防止作用が顕著になる。

【0017】請求項14の発明では、フローティングゲ ートが直線状にパターニングされているので、製造工程 が容易化されメモリセルの微細化が可能となる。

【0018】請求項15~22の発明では、上記各請求 項の発明の構造を利用した半導体記憶装置の駆動が行わ 40 れる。その際、非選択メモリセルの中にデブレッション 化しているものがあっても、メモリセルを通るビット線 - ソース線間の経路に異方向抵抗部が設けられており、 読みだし時には、非選択メモリセルのピット線とソース 線との電位関係が異方向抵抗部の逆方向となるように設 定されるので、非選択メモリセルにおけるリーク電流が 低減され、あるいは阻止される。したがって、この非選 択メモリセルのリーク電流に起因する誤読み出しが防止 されるとともに、消費電力も低減する。

発明の構造を利用した書き込みやデブレッション化した メモリセルの回復が円滑に行われる。

[0020]

【実施例】以下、本発明の各実施例について、各々図面 を参照しながら説明する。

【0021】 (第1実施例)まず、第1実施例における 半導体記憶装置とその読み出し方法について、図1~図 5を参照しながら説明する。図1に示すように、本実施 例の半導体記憶装置のブロック回路図は図31に示した 従来の不揮発性メモリセルを搭載した半導体記憶装置の ブロック回路図と同一であり説明は省略する。図1は本 発明の第1実施例に係るフラッシュ型EEPROMのメ モリセルアレイの一部を示す回路図であって、トランジ スタT11~Tmnと容量部とを内蔵する複数の不揮発性メ モリセル(T11)~(Tmn)がm行n列の行列状に配置 されたメモリセルアレイの構造となっている。図1にお いて、各ピット線B1~Bn, ワード線W1~Wm、ソ ース線S1~Sm、各メモリセル (T11)~ (Tmn)、 各列選択用トランジスタST1~STn、各センスアン プSA1~SAn、各ロウデコーダLD1~LDm及び 各ソースデコーダSD1~SDmの構造及び配置関係 は、上記従来例における図31に示す構造と同じであ

【0022】ととで、本実施例の特徴として、各トラン ジスタT11~Tmnのドレインと各ビット線B1~Bnと の間に、ビット線側からトランジスタ側への電流の流通 のみを許容するダイオード D11~Dmmがそれぞれ配置さ れている。そして、との各ダイオードD11~Dmnによ り、各経路P11~Pmnにおいて、各トランジスタT11~ Tmnのドレインからソース方向(順方向)に流れる電流 はトランジスタの動作電流とほぼ等しく、ソースからド レイン方向(逆方向)に流れる電流はほとんど遮断され あるいは低減されるという電流特性が得られる。すなわ ち、このダイオードが本発明でいう異方向抵抗部であ る。ただし、異方向抵抗部は、逆方向における電流値が ほぼ完全に遮断されるというダイオードとしての機能を 必ずしも有しなくても、逆方向の電流値が順方向に比べ て小さいものであればよいが、以下の実施例では、便宜 上すべてダイオードとして表現する。

【0023】次に、とのような構造を有する半導体記憶 装置の製造工程について、図2(a)~(c)及び図3 (a)~(c)を参照しながら説明する。各図におい て、1はP型半導体基板、2はトンネルSiO2膜、3 はフローティングゲート、4は容量絶縁膜、5はポリサ イド膜等の導電性材料からなるコントロールゲート(ボ リサイド)、6はSiO2 膜、7はレジスト、9はn-層、10はレジスト、21はn+層、22はSiO2 膜、23はレジスト、24はサイドウオール、25は₩ Six 膜である。

【0019】請求項22~24の発明では、請求項1の 50 【0024】まず、図2(a)に示すように、P型半導

体基板1の表面にトンネルSiO2膜を熱酸化により形 成し、フローティングゲート3をパターニングした後、 上記フローティングゲート3の表面に容量絶縁膜4をC V D 法や熱酸化法などを用いて形成し、上記フローティ ングゲート3を覆うようにコントロールゲート5を構成 するポリサイド等の導電性材料膜と保護膜としてSiO 2 膜6を形成する。その後、上記フローティングゲート 3に交差するようにコントロールゲート5 とSiO2 膜 6とをパターニングし、パターニングしたコントロール ゲート5 とSiO2 膜6とをマスクとして、自己整合的 10 に容量絶縁膜4、フローティングゲート、トンネルSi O2 膜2を異方性エッチング法によりエッチングする。 図2 (a) に示される構造は、従来スタック型フローテ

【0025】次に、レジスト7を塗布してダイオードD を形成する領域を開口し、P+ イオン注入を行ない、所 望の濃度に調整したn-層9を形成した後(図2(b) 参照)。レジスト10を塗布し、ダイオードを形成する 領域を残して開口し、As+イオン注入を行ない、高濃 度のn+層21を形成する(図2(c)参照)。

ィングゲートEEPROMと呼ばれるゲート構造と同一

の物である。

【0026】次に、保護膜としてSiO2膜22をCV D法により堆積した後(図3(a)参照)、レジスト2 3を塗布してダイオードを形成する領域を開口し、異方 性エッチング法によりSiO2 膜22をエッチングバッ クしダイオードを形成する領域のゲート側壁にサイドウ オール24を残す(図3(b)参照)。そして、図3 (c) に示すように、半導体基板上にWSix 膜25を 堆積した後パターニングし、ショットキーダイオードを ングしてもよいし、コンタクトの埋め込み層としてパタ ーニングしてもよい。図3(c) に示すメモリセルは従 来のスタック型フローティングゲート構造メモリーセル メモリセルのソースまたはドレイン領域に相当する領域 にショットキーダイオードが形成されており、メモリセ ルの面積を増加させることはない。

【0027】次に、図4を参照しながら、第1実施例に おける半導体記憶装置の読み出し方法について説明す る。その場合、上記ショットキーダイオードが形成され た領域はソースでもドレインでもよいが、ことではドレ インにショットキーダイオードが形成された場合の読み 出し方法について説明する。なお、ソースにショットキ ーダイオードが形成された場合の読み出し方法について は、第2実施例で説明する。

【0028】 ここでは、メモリセル (T22) を読みだす 場合について説明するものとし、メモリセル (T11)及 び(T12)は過剰にデプレッション化(しきい値が負) していると仮定し、メモリセル (T22) を読み出す場合 について説明する。選択ワード線W2を読み出し電源電 圧Vcc(例えば5V)にし、非選択ワード線W1、Wm 50 み出し電源電圧Vcc(例えば5V)にし、非選択ワード

12

を接地電位Vss(例えばOV)にする。同時に選択ソー ス線S2をVssに接地し、非選択ソース線S1、Smを 読み出し中間電位Vm(例えば1V)にする。また、選 択ピット線B2をセンスアンプを介してVmにし、非選 択ピット線B1、Bnを接地電位Vssにする。実際に は、ビット線にはセンスアンプが接続されているため、 ビット線の電位は中間電位Vmから僅かに変動するが、 ことでは説明を簡単にするためにビット線の電位は一定 の電圧Vmであるとする。

【0029】メモリセル (T22) が"1" 状態ならばメ モリセル (T22) は作動せず電流は流れない。また、メ モリセル (T12) は過剰にデプレッション化している が、ビット線B2と非選択ソース線S1の電位が同じで あるためメモリセル (T12) には電流が流れない。した がって、選択ビット線B2には電流が流れずメモリセル (T22)が"1"状態にあることを検知できる。

【0030】一方、メモリセル (T22) が"0"状態な らばメモリセル (T22) が作動して電流が流れ、選択ビ ット線B2の電位が僅かに低下する。その時、非選択ソ 20 ース線S1と選択ビット線B2に電位差が生じるが、非 選択メモリセル (T12) は過剰にデプレッション化して いても、メモリセル (T12) のドレインに接続されたダ イオードDとは逆パイアスになるためメモリセル (T1 2) には電流が流れず、選択ビット線B2の電位を読み 出し中間電位である1Vに戻すことはない。したがっ て、選択ビット線B2に電流が流れることでメモリセル (T22)が"O"状態にあることを検知できる。また、 メモリセル (T11) も過剰にデプレッション化しており 非選択ソース線S1と非選択ビット線B1に電位差1V 形成する。上記WSix 膜25は配線層としてパターニ 30 が生じているがメモリセル (T11)のドレインに接続さ れたダイオードD11とは逆パイアスになるためメモリセ ル (T11) には電流が流れず、非選択ビット線B1には 電流が流れず、余分な電力消費が発生しない。

> 【0031】以上、メモリセルアレイに過剰にデブレッ ション化したメモリセルが生じても、選択ビット線の電 流によって選択したメモリセルが"1"状態であるか "0"状態であるかを誤ることなく読み出すことがで き、また、非選択ビット線には電流が流れないので余分 な電力消費が発生しない。

【0032】なお、上記した第1実施例の読みだし方法 では選択ビット線の電位と非選択ソース線電位を読み出 し中間電位Vrmとしたが、読み出し電源電圧Vccとして もよい。

【0033】次に、図5を参照しながら、本実施例にお いてワード線に接続されている全てのメモリセルを一括 に読み出す方法について説明する。ここでは、メモリセ ル(T11)及び(T12)が過剰にデブレッション化(し きい値が負)していると仮定し、ワード線♥2を一括に 読み出す場合について説明する。選択ワード線₩2を読

線W1、Wmを接地電位Vss(例えばOV)にする。同 時に選択ソース線S2を接地電位Vssにし、非選択ソー ス線S1、Smを読み出し中間電位Vm(例えば1V) にする。全てのビット線B1、B2、Bnをセンスアン プを介してVmにする。実際には、ビット線にはセンス アンプが接続されているため、ビット線の電位はVmか ら僅かに変動するが、ととでは説明を簡単にするために ビット線の電位は一定の電圧V mであるとする。メモリ セルが"1"状態ならばピット線には電流を流さず、ビ ット線の電位は変動しない。メモリセルが"0"状態な 10 らばメモリセルは電流を流し、ビット線の電位が僅かに 低下する。上記ビット線の電位の違いを各ビット線に接 続したセンスアンプを使って検知する。非選択メモリセ ル (T11) や (T12) は過剰にデプレッション化してい るが、非選択ソース線S1と選択ピット線B2に電位差 が生じるが、非選択メモリセル (T12) は過剰にデブレ ッション化していても、メモリセル (T12) のドレイン に接続されたダイオードDとは逆バイアスになるためメ モリセル (T12) には電流が流れず、選択ビット線B2 の電位を読み出し中間電位である 1 V に戻すことはな い。したがって、選択ビット線B2に電流が流れること でメモリセル (T22) が"O"状態にあることを検知で

【0034】また、ダイオードD11は逆パイアスでも僅 かにリーク電流を流すが、このようなワード線に接続さ れている全てのメモリセルを一括に読み出す方法では、 非選択ソース線S1と全てのビット線の電位が等しいた めに、リーク電流をも抑制することができ低消費電力化 できる。なお、上記の読みだし方法ではビット線の電位 と非選択ソース線電位を読み出し中間電位V mとした が、読み出し電源電圧Vccとしてもよい。各請求項で は、これらを総称して読み出し電位としている。

【0035】次に、本実施例においてワード線の電位を 接地電位にしたまま読み出す方法について説明する。読 み出し方法は、図4あるいは図5で示した読み出し方法 において全てのワード線W1~WmをVss (例えば0 V) に接地したものであり、図面は省略する。本実施例 の"0"状態におけるメモリセルのしきい値電圧を負に 設定すれば、メモリセルはワード線の電位を接地電位V ss (例えばOV) にしても、"O"状態ならば電流を流 40 し、"1"状態ならば電流を流さないため、図4あるい は図5で示した読み出し方法において全てのワード線♥ 1~Wmを接地電位Vss (例えばOV) にしても、メモ リセルの状態をビット線電流を検知することでデータを 読みだせる。すなわち選択ソース線S2をVssに接地 し、非選択ソース線S1、Smを読み出し中間電位Vm (例えば1V) とし、選択ビット線B2の電位をセンス アンプを介してVmにし、非選択ビット線をVssにする ことでソース線とピット線で選択したメモリセルを読み 出すことができるのである。したがって読み出し時にワ 50 Cのようなオフセット領域を内蔵するメモリセルの電圧

14

ード線電位の変動がなく一層の低消費電力化と低電源電 圧化が可能である。

【0036】なお、上記第1実施例の読みだし方法では ビット線の電位と非選択ソース線電位を読み出し中間電 位Vmとしたが、読み出し電源電圧Vccとしてもよい。 【0037】次に、ワード線の電位を接地電位にしたま ま書き込む方法について説明する。これは請求項23の 発明に相当する。本実施例の"0"状態におけるメモリ セルのしきい値電圧を負に設定すれば、メモリセルはワ ード線の電位を接地電位Vss (例えばOV) にしても電 流が流れる。ワード線を接地したまま選択ビット線を高 電位に、非選択ビット線を接地し、選択ソース線を接 地、非選択ソース線を高電位あるいはフローティングに することで選択したメモリセルにホットエレクトロンを 発生させ、"0"状態のメモリセルを"1"状態に変化 させることができる。

【0038】なお、上記ワード線の電位を接地電位にし たまま書き込む方法を過剰にデブレッション化したメモ リセルのしきい値電圧を高く戻すために用いてもよい。 【0039】なお、上述の説明では、メモリセルへの書 き込みはホットエレクトロンの注入により行ったが、F -N電流による書き込みを行ってもよい。ただし、本実 施例ではドレイン側にダイオードDを設けたため、ドレ インとフローティングゲート間に高電界を発生させて行 うF-N電流による書き込み方法よりは、従来のフラッ シュ型EEPROMにおけるホットエレクトロンによる 書き込み方法の方が適している。

【0040】(第2実施例)次に、第2実施例につい て、図6(a)~(d), 図7, 図8, 図9及び図10 30 を参照しながら説明する。

【0041】図6(a)~(d)は第2実施例の半導体 記憶装置の製造工程を示す。図6(a)~(d)におい て、25はレジスト、27はn+層、28はサイドウオ ール、29はオフセット領域、30はn+層である。図 6 (a) に示す状態では、図2 (a) に示す状態と同様 にスタック型フローティングゲート構造を形成したもの である。この状態の基板の上にレジスト25を塗布し、 ダイオードを形成する領域を残して開口し、As+イオ ン注入を行い高濃度n+ 層27を形成する(図6(b) 参照)。次に、SiO2 膜を堆積してエッチバックする ことでサイドウオール28を形成した後(図6(c)参 照)、As+ イオン注入を行い高濃度n+ 層30を形成 する (図6 (d) 参照)。図6 (d) に示す状態では、 n+ 層30とフローティングゲート3とは水平方向でオ フセットしており、このオフセット領域29の距離はサ イドウオール28の膜厚で制御される。

【0042】次に、この図6(d)におけるn+層30 -オフセット領域29-チャネル領域の部分がダイオー ドとほぼ類似の機能を有することを説明する。図7は、

-電流特性をシミュレーションしたものである。縦軸は メモリセルの動作電流、横軸はゲート (フローティング ゲート) 電圧である。ゲート長は0.5ミクロンでオフ セット量は0.2ミクロンであり、ドレイン-ソース間 電圧は1 Vである。同図において、実線はオフセット領 域29と隣接するn+層30の側を高電位にした場合の 電圧-電流特性を示し、点線はオフセット領域29と隣 接するn+層30側を低電位にした場合の電圧-電流特 性を示す。同図に示すように、順方向と逆方向では電流 値が2桁以上異なっていることがわかる。すなわち、ソ ースードレイン間の電圧の高低の関係によって、異なる 電流特性を有する。本実施例におけるメモリセルの構造 は、図6(d)の右側に示すように、便宜上n+領域3 0の側にダイオードを付設してなる構造で表すことがで きる。ただし、実際には、ソースードレイン間にダイオ ードに相当する部分が介在した構造となっている。

【0043】したがって、本第2実施例のオフセット領 域を内蔵したメモリセルの構造では、上記第1実施例に おけるショットキーダイオードを付加したメモリセルに 比べて一方の電流を遮断する機能は劣るものの、電流の 流れる方向によって極端に抵抗値が異なるので、上記第 1実施例のメモリセルの構造とほぼ同様の機能が得られ ることがわかる。特に、本第2実施例のメモリセルの構 造では、上記第1実施例のメモリセルの例とは異なり、 レジストを露光する工程が少ないと言う利点がある。

【0044】次に、第2実施例の半導体記憶装置の読み 出し方法について、図8~図10を参照しながら説明す る。本実施例の場合でも、上記第1実施例と同様に、オ フセット領域29に隣接するn+層30はソース又はド レインいずれであってもよい。本第2実施例では、オフ セット領域29と隣接するn+領域30がソースである 場合について説明する。なお、オフセット領域29に隣 接するn+領域がドレインである場合には、上記第1実 施例と同様の読み出し方法を適用することができる。

【0045】図8は、本実施例におけるメモリセルアレ イの構造を示し、各メモリセルはメモリセルのソース側 に、ソース側からドレイン側(つまりソース線側からビ ット線側)への電流のみを許容するダイオードDを接続 した構成となっている。ソースからドレイン方向に流れ る電流はメモリセルの動作電流とほぼ等しく、ドレイン からソース方向に流れる電流は上記ダイオードDによっ てほとんど遮断されるという特性を有している。

【0046】次に、図9を参照しながら、本実施例にお ける読み出し方法について説明する。ここではメモリセ ル (T11) 及び (T12) は過剰にデブレッション化 (し きい値が負)していると仮定し、メモリセル (T22)を 読み出す場合について説明する。選択ワード線₩2を読 み出し電源電圧Vcc (例えば5V) にし、非選択ワード 線W1、Wmを接地電位Vss (例えば0V) にする。同

1V)にし、非選択ソース線S1、Smを接地電位Vss にする。また、選択ビット線B2をセンスアンプを介し てVssにし、非選択ビット線B1、BnをVmにする。 実際には、ビット線にはセンスアンプが接続されている ため、ビット線の電位はVssから僅かに変動するが、と こでは説明を簡単にするためにビット線の電位は一定の 電圧Vssであるとする。メモリセル(T22)が"1"状 態ならばメモリセル (T22) は電流を流さない。また、 メモリセル (T12) は過剰にデプレッション化している がビット線B2と非選択ソース線S1の電位が同じでV ssであるためメモリセル (T12) には電流が流れない。 したがって、選択ビット線B2には電流が流れずメモリ セル (T22) が"1"状態にあることを検知できる。 【0047】一方、メモリセル (T22) が "0" 状態の 場合、メモリセル (T22) が作動して電流が流れ、選択 ビット線B2の電位が僅かに上昇する。その際、選択ビ ット線B2と非選択ソース線S1に電位差が生じるが、 非選択メモリセル (T12) は過剰にデブレッション化し ていても、メモリセル (T12) のソースに接続されたダ イオードDとは逆バイアスになるためメモリセル (T1 2) には電流が流れず、選択ビット線B2の電位をVss に戻すことはない。したがって、選択ビット線B2に電 流が流れることで、誤読み出しを生じることなくメモリ セル (T22)が"0"状態にあることを検知できる。ま た、メモリセル (T11) も過剰にデプレッション化して おり非選択ビット線B1と非選択ソース線S1に電位差 1 Vが生じているがメモリセル (T11)のドレインに接 続されたダイオードDとは逆パイアスになるためメモリ セル (T11) には電流が流れず、非選択ビット線B1に 30 は電流が流れず、余分な電力消費が発生しない。なお、 上記読みだし方法では、選択ソース線の電位と非選択ビ ット線電位を読み出し中間電位Vmとしたが、読み出し 電源電圧Vccとしてもよい。

【0048】また、上記読みだし方法では選択ビット線 の電位をセンスアンプを介して接地電位Vssにするとし たが、センスアンプがリファレンス電位を必要する場合 には選択ビット線の電位を接地電位V ssより大きく読み 出し中間電位より小さくしてもよい。

【0049】次に、図10を参照しながら、本実施例に おいてワード線に接続されている全てのメモリセルを一 括に読み出す方法について説明する。とこでは、メモリ セル (T11) 及び (T12) は過剰にデプレッション化 (しきい値が負)していると仮定し、ワード線₩2を一 括に読み出す場合について説明する。選択ワード線₩2 を読み出し電源電圧Vcc (例えば5V)にし、非選択ワ ード線W1、Wmを接地電位Vss (例えば0V) にす る。同時に、選択ソース線S2を読み出し中間電位Vm (例えば1V) とし、非選択ソース線S1、Smを接地 電位Vssにする。全てのビット線B1、B2、Bnをセ 時に選択ソース線S2を読み出し中間電位Vsn(例えば 50 ンスアンプを介して接地電位Vssにする。実際には、ビ

ット線B1~BnにはセンスアンプSA1~SAnが接 続されているため、ビット線B1~Bnの電位は接地電 位Vssから僅かに変動するが、ここでは、説明を簡単に するためにビット線の電位は一定の電位Vssであるとす る.

【0050】例えばメモリセル (T2n) が"1"状態の 場合、メモリセル (T2n) は作動しないので、各ビット 線には電流が流れず、ビット線の電位は変動しない。-方、各メモリセル (T21), (T22)が"0"の場合、 各メモリセル (T21), (T22) が作動して電流が流 れ、ビット線B2の電位が僅かに上昇する。このビット 線の電位の違いをビット線に接続したセンスアンプによ り検知する。非選択メモリセル (T11) や (T12) は過 剰にデプレッション化しているが、非選択ソース線S1 と全てのビット線の電位が等しく接地電位Vssであるた めに電流は流れない。また、ダイオードDは逆バイアス でも僅かにリーク電流を流すが、上記したワード線に接 続されている全てのメモリセルを一括に読み出す方法で は上記リーク電流をも抑制することができ低消費電力化 できる。また、ワード線に接続されている全てのメモリ 20 セルを一括に読み出す方法とは異なり、選択ワード線と 選択ソース線のみに電圧が印加されているため、読み出 し始動時の低消費電力化が可能である。

【0051】なお、上記した第2実施例の読みだし方法 では選択ソース線の電位を読み出し中間電位Vm (例え ば1V)としたが、読み出し電源電圧Vccとしてもよ 41

【0052】なお、上記読みだし方法では、選択ビット 線の電位をセンスアンプを介して接地電位Vssにすると したが、センスアンプがリファレンス電位を必要する場 30 る。 合には選択ビット線の電位を接地電位Vssより大きく読 み出し中間電位より小さくしてもよい。

【0053】次に、本実施例においてワード線の電位を 接地電位にしたまま読み出す方法について説明する。読 み出し方法は図9あるいは図10で示した読み出し方法 において全てのワード線を接地電位Vss (例えば0V) にしたものであり、図面は省略する。本実施例の"0" 状態におけるメモリセルのしきい値電圧を負に設定すれ ば、メモリセルはワード線の電位を接地電位Vss (例え ぱ0 V) にしても、"0"状態ならば電流を流し、

"1"状態ならば電流を流ささないため、図9あるいは 図10で示した読み出し方法において、全てのワード線 をVss (例えばOV) に接地しても、メモリセルの状態 をピット線電流を検知することでデータを読みだせる。 すなわち選択ソース線S2を読み出し中間電位Vm(例 えばIV)し、非選択ソース線SI、SmをVssに接地 し、選択ビット線をセンスアンプを介してVssに、非選 択ピット線を読み出し中間電位Vmにすることでソース 線とピット線で選択したメモリセルを読み出すことがで 18

変動がなく一層の低消費電力化と低電源電圧化が可能で ある。なお、上記読みだし方法では選択ソース線の電位 を読み出し中間電位Vm (例えば1V) としたが、読み 出し電源電圧Vccとしてもよい。

【0054】また、上記読みだし方法では選択ビット線 の電位をセンスアンプを介して接地電位Vssにするとし たが、センスアンプがリファレンス電位を必要する場合 には選択ビット線の電位を接地電位Vssより大きく読み 出し中間電位より小さくしてもよい。

【0055】次に、本実施例においてホットエレクトロ ンによる書き込み方法について説明する。本実施例で は、ソース線からでなければメモリセルにチャネル電流 を流せない。選択ワード線を高電位に、非選択ワード線 を接地電位にし、選択ソース線を高電位に、非選択ソー ス線を接地またはフローティングにし、選択ビット線を 接地電位にし、非選択ソース線を高電位にすることで選 択したメモリセルのソース側からドレイン側に電流を流 すことでホットエレクトロンを発生させ、書き込むこと ができる。

【0056】次に、ワード線の電位を接地電位にしたま ま書き込む方法について説明する。本実施例の"0"状 態におけるメモリセルのしきい値電圧を負に設定すれ ば、メモリセルはワード線の電位を接地電位Vss (例え ぱOV) にしても電流が流れる。ワード線を接地電位に したまま選択ソース線を高電位に、非選択ソース線を接 地電位に、選択ビット線を接地電位に、非選択ビット線 を高電位あるいはフローティングにすることで選択した メモリセルにホットエレクトロンを発生させ、"0"状 態のメモリセルを"1"状態に変化させることができ

【0057】なお、上記ワード線の電位を接地電位にし たまま書き込む方法を過剰にデプレッション化したメモ リセルのしきい値電圧を高く戻すために用いてもよい。 【0058】なお、本実施例ではソース側にダイオード Dを設けたため、ドレインとフローティングゲート間に 高電界を発生させやすく、上述のようなホットエレクト ロンによる方法よりも、従来のフラッシュ型EEPRO MにおけるF-N電流による書き込み方法が好ましい。 【0059】(第3実施例)次に、第3実施例につい て、図11(a)~(c)及び図12を参照しながら説 明する。図11(a)~(c)は、第3実施例における 半導体記憶装置のメモリセルの製造工程を示すものであ る。図11(a)~(c)において、30はn+層、3 1はレジスト、33はp層である。図11(a)に示す 状態は、図2(a)に示す状態と同様にスタック型フロ ーティングゲート構造を形成したものである。そして、 との状態の基板上にレジスト31を塗布し、ダイオード を形成する領域を残して開口し、BF2+イオン注入32 を行いp層33を形成する(図11(b)参照)。BF きるのである。したがって読み出し時にワード線電位の 50 2+イオン注入は大傾角で行うことが望ましく、例えば4

5度, 60 KeV, 6 E 12 atoms/cm2 の条件で行う。ただ し、この条件に限定されるものではない。次に、図11 (c) に示す工程では、As+ イオン注入を行って高濃 度n+層30を形成する。メモリセルのソース、ドレイ ンとなる2つのn+層30,30のうち1つのn+層3 0の内方に低濃度の不純物をドープしたp層33を形成 したことで、この部分の空乏層の拡がりが抑えられ、ソ ースードレイン間にダイオードを形成したのと同様の作 用が生じる。図12は、上記一方のみに低濃度のp層3 3を形成したメモリセルの電圧-電流特性をシミュレー 10 ションしたものである。縦軸はメモリセルの動作電流、 横軸はゲート (フローティングゲート) 電圧である。ゲ ート長は0.5ミクロンでp層の濃度は1E18atoms/cm 3 であり、オフセット状態にはなっていず、ドレインー ソース間電圧は1Vである。同図において、実線はp層 33と隣接するn+層30の側を高電位にした場合の電 圧-電流特性を示し、点線はp層33と隣接するn+層 30側を低電位にした場合の電圧-電流特性を示す。同 図に示すように、順方向と逆方向では電流値が1桁以上 異なっていることがわかる。したがって、本実施例にお 20 けるメモリセルの構造は、図11(c)の右側に示すよ うに、便宜上n+領域30の側にダイオードを付設して なる構造で表すことができる。ただし、実際には、ソー スードレイン間にダイオードに相当する部分が介在した 構造となっている。

【0060】なお、p層33の濃度を濃くしてn+層3 0がオフセットになってもよい。図11のメモリセルの 例は図6のメモリセルの例よりもサイドウオール工程が 必要ないと言う特徴がある。

【0061】(第4実施例)次に、第4実施例につい て、図13 (a)~(c)及び図14 (a), (b)を 参照しながら説明する。図13(a)~(c)及び図1 4 (a), (b) は第4実施例における半導体記憶装置 のメモリセルの製造工程を示すものである。図13 (a) に示す状態では、図2(a) に示す状態と同様に スタック型フローティングゲート構造となっている。と の状態でレジストを形成しダイオードDを形成する領域 KP+ イオン注入を行ない、所望の濃度に調整したn-層9を形成し(図13(b)参照)、次にダイオードD を形成しない領域にAs+ イオン注入を行って高濃度の n+ 層21を形成する(図13(c)参照)。次に、保 護膜としてSiO2 膜22をCVD法により堆積し(図 14(a)参照)、ダイオードDを形成する領域にSi O2 膜22をエッチングパックしダイオードDを形成す る領域のゲート側壁にサイドウオール24を残す(図1 4 (e) 参照)。 との状態で、レジスト31を塗布し、 ダイオードを形成する領域を開口し、BF2+イオン注入 を行いp層61を形成する。図14(b)に示すメモリ セルは従来のスタック型フローティングゲート構造メモ 20

Nダイオードが形成されており、メモリセルの面積を増 加させることはない。

【0062】この場合には、ダイオード特性が得られ、 この構造を有するメモリセルは、図14(b)の右側に 示すようなソース又はドレインに隣接してダイオードが 付設されたメモリセルとして表現できる。

【0063】(第5実施例)次に、第5実施例につい て、図15、図16 (a), (b)、図17 (a), (b)、図18及び図19に基づき説明する。

【0064】本実施例における半導体記憶装置のブロッ ク回路図は、図31に示した従来の不揮発性メモリセル を搭載した半導体記憶装置のブロック回路図と同一であ り説明は省略する。図15は第4実施例に係るフラッシ ュ型EEPROMのメモリセルアレイの一部を示す回路 図である。本実施例は第1実施例の構造を高集積に実現 するために改良したものである。本実施例では、図15 に示したように、例えば2個のメモリセル(T21a), (T21b)の各々のドレインにはダイオードD21a, D 21bの一端がそれぞれ1個ずつ接続され、それぞれのダ イオードD21a, D21bの他端は共通の配線を介して共 通のビット線B1に接続されている。一方、メモリセル (T21a)のソースはソース線S2に接続され、メモリ セル (T21b) のソースはソース線S3 に接続されてい る。すなわち、1対のメモリセル(T21a), (T21 b) のソースは個別のソース線S2, S3に接続される 一方、ドレインは共通のビット線に接続されている。ま た、この1対のメモリセル(T21a), (T21b)が接 続されるビット線B1上で各メモリセル(T21a),

(T21b)の隣接領域にはメモリセルは配置されていな 30 い。そして、ビット線B2に対し、各1対のメモリセル (T12a), (T12b)及び(T32a), (T32b)が 2ピット分の間隔を隔てて配置されている。 メモリセル (T12a), (T12b)の各ドレインは各々ダイオード D12a, D12bを介して共通のビット線B2に接続さ れ、メモリセル (T12b) のソースは、メモリセル (T 21a) と共通のソース線S2に接続されている。一方の 1対のメモリセル(T32a), (T32b)の接続状態も 同様である。

【0065】以上の結果、ソース線S1, S3の間に2 本のワード線W1a, W1bを、ソース線S2, S3の間に 2本のワード線W2a、W2bを配置し、ピット線B1~B 3は、ワード線とソース線とに垂直に交差するように配 置する。そして、これらの配線で形成される行列上の領 域に、2ピット一組のメモリセル(T)がチェッカー模 様状に配置されている。なお、各メモリセル(T)のゲ ートはワード線Wに接続され、NOR型にメモリセルを 配置している。また、ワード線W1a, W1b~W3a, W3b はそれぞれロウデコーダLD1a LD1b~LD3a LD 36亿、ソース線S1~S3はそれぞれソースデコーダS リセルのソースまたはドレイン領域に相当する領域にP 50 D1~SD3に、ビット線B1~B3はそれぞれ列選択 用トランジスタST1~ST316を介してセンスアン プSA1~SA3に接続されカラムデコーダに接続され ている。

【0066】本実施例では、読み出し方法は第1実施例と同様の方法で読み出す。図16(a)に示すメモリセル(T21a)などを1ビット単位で読み出すか、あるいは図16(b)に示す1本のワード線W2aを一括読み出しする。1本のワード線一括読み出し方法ではデータがビット線の1本おきに出力される。また、本実施例では、図16(c)に示すように、あるソース線S2の両側に配置される2本のワード線W1b、W2aを同時に選択して、メモリセル(T12b)とメモリセル(T21a)などの2ビット単位で読み出すことができる。また、図16(d)に示すように2本のワード線W1b、W2aを一括読み出しすることもできる。2本のワード線W1b、W2aを一括読み出し方法ではデータが全てのビット線から出力される。ただし、一括で読み出す場合にはセンスアンプは全てのビット線に配置されている必要がある。

【0067】なお、本実施例では、各メモリセルの対を チェッカー模様上に配置したが、1対のメモリセルのド 20 レインを共通のビット線に接続する場合に、必ずしもと のような構成に限定されるものではない。例えば、各ワード線間に互いに隣接してソース線を設けるのであれ ば、各1対のメモリトランジスタを行列状に隙間なく配 置してもよい。

【0068】次に、本実施例におけるメモリセル(T) の構造について説明する。図17(a)はビット線方向 の構造を示す断面図、図17(b)はそれに対応する平 面図である。また、図18は平面図においてフローティ ングゲートのパターニングを示したものである。図19 はメモリセル単体のワード線方向の構造断面図を示す。 各図において、51は素子分離、52はソース配線、5 3は保護絶縁膜、54は層間絶縁膜、55はピット配 線、56はソース線コンタクト、57はピット線コンタ クト、58は活性領域、59はパターニング後のフロー ティングゲートである。図18に示すように、長辺方向 がデザインルールLの5倍で短辺方向がデザインルール しの長方形状の活性領域58を折り重なるように形成 し、フローティングゲート59は上記活性領域58の長 辺方向に直線状にパターニングする。図17(b)に示 40 すようにワード線であるコントロールゲート5はデザイ ンルールのラインとスペースで等間隔にパターニングさ れ、容量絶縁膜4とフローティングゲート59とトンネ ルSiO2 膜2を自己整合的にエッチングする。ソース 30をイオン注入により形成し、形成後SiO2膜22 を堆積する。SiO2 膜22をエッチパックし、サイド ウオール28を形成し、イオン注入によりオフセットド レイン27を形成する。オーバーサイズでピットコンタ クト57を露光し、配線材料とSiO2 膜53を堆積

22

堆積し、ビットコンタクト57をオーバーサイズで露光し、層間膜54をエッチバックし、ビットコンタクト57を開ける。配線材料を堆積し、ビット配線55をパターニングする。図17(b)の平面図に示すようにメモリセルのチャネル幅方向はビット線のデザインルールとビットコンタクト57のマスクの合わせマージンにより律速されている。図19に示すように、メモリセル単体のワード線方向の構造断面は活性領域に対してフローティングゲート3が非対称形である。このことは上記フローティングゲート59を上記活性領域58の長辺方向に直線状にパターニングしたことに起因するもので、デザインルールが小さくなるほど直線状の方がパターニングしやすく、微細化できる利点がある。

【0069】なお、図17等に示すレイアウトはマスクの合わせマージンをデザインルールの半分と仮定しており、セル面積はデザインルールの二乗の11倍になっているが、マスクの合わせマージンは露光技術に依存するものであり、デザインルールの半分に限定しなくてもよい。

0 【0070】なお、図17等に示すメモリセルは、上記図6に示したオフセット領域を内蔵した構造を有するフローティングゲートメモリセル(第2実施例)を用いているが、これに限定するものではなく、第1,第3,第4実施例に示す構造のメモリセルを用いてもよい。

【0071】また、本実施例において、活性領域58を 長方形としたが、露光技術などの必要に応じて部分的に 変形してもよい。

【0072】さらに、本実施例において、フローティングゲート59とコントロールゲート5とソース配線52 30 は直線状であるとしたが、露光技術などの必要に応じて部分的に変形してもよい。

【0073】また、本実施例においてソース配線52は 配線材料であるとしたが、拡散層で形成してもよい。

【0074】 (第6実施例) 次に、第6実施例の半導体 記憶装置及びその読み出し方法について、図20、図2 1 (a)~(d)及び図22を参照しながら説明する。 本実施例の半導体記憶装置のブロック回路図は、図31 に示した従来の不揮発性メモリセルを搭載した半導体記 憶装置のブロック図と同一であり説明は省略する。図1 8 (a)は本実施例に係るフラッシュ型EEPROMの メモリセルアレイの一部を示す回路図である。41はメ モリセルとピット線13の接点、42はメモリセルとソ ース線14の接点である。本実施例は第2実施例を高集 積に実現するために改良したものである。本実施例で は、図20に示すように、配線の接続構造やメモリセル の配置状態は、基本的に上記第5実施例(図15参照) と同じである。ただし、本実施例では、各メモリセル (T)のソースとソース線S1~S3との間にダイオー ドDを介設した点のみが異なる。

し、ソース配線52をバターニングする。層間膜54を 50 【0075】本実施例では、読み出し方法は、上述の第

2実施例と同様の方法で読み出す。図21(a)に示す メモリセル (T21a) などを1ビット単位で読み出す か、あるいは図21(b) に示す1本のワード線W2aを 一括読み出しする。1本のワード線一括読み出し方法で はデータがビット線の1本おきに出力される。また本実 施例では、図21(c)に示すように2本のワード線W 1b, W2aを同時に選択して、メモリセル(T12b)とメ モリセル (T21a) などの2 ビット単位で読み出すこと ができる。また、図21(d)に示すように2本のワー ド線W1b. W2aを一括読み出しすることもできる。2本 10 のワード線一括読み出し方法ではデータが全てのビット 線から出力される。また一括で読み出す場合にはセンス アンプは全てのビット線に配置されている必要がある。 【0076】次に、図22を参照しながら、本実施例の 半導体記憶装置の構造について説明する。図19は本実 施例のメモリセルのビット線方向の構造断面図を示す。 本実施例の構造は第5実施例の構造においてソース側に ダイオード構造を設けたものであり、ビット線方向の構 造断面図が異なり、平面図とメモリセル単体のワード線 方向の構造断面図は第4実施例と同様なので省略する。 図22に示す構造は、下記の工程により形成される。す なわち、ドレイン27をイオン注入により形成し、Si O2 膜22を堆積する。オーバーサイズでソースコンタ クト56を露光し、SiO2 膜22をエッチバックし、 サイドウオール28を形成し、イオン注入によりオフセ ットソース30を形成する。配線材料とSiO2 膜53 を堆積し、ソース配線52をパターニングする。層間膜 54を堆積し、ビットコンタクト57をオーバーサイズ で露光し、層間膜54とSiO2膜22をエッチバック し、ピットコンタクト57を開ける。配線材料を堆積

【0077】なお、本実施例では図6に示したオフセッ ト領域を内蔵する構造のフローティングゲートメモリー セル (第2実施例)を採用したが、これに限定するもの ではなく、第1,第3,第4実施例の構造を適用すると とができる。

し、ピット配線55をパターニングする。

【0078】なお、本実施例において活性領域58を長 方形としたが、露光技術などの必要に応じて部分的に変 形してもよい。

【0079】なお、本実施例においてフローティングゲ ート59とコントロールゲート5とソース配線52は直 線状であるとしたが、露光技術などの必要に応じて部分 的に変形してもよい。

【0080】 (第7実施例) 次に、第7実施例の半導体 記憶装置について、図23~図26を参照しながら説明 する。本実施例における半導体記憶装置のブロック回路 図は、図31に示した従来の不揮発性メモリセルを搭載 した半導体記憶装置のブロック回路図と同一であり説明 は省略する。図23は、本発明の第7実施例に係るフラ

回路図である。図24及び図25は半導体記憶装置の駆 助方法を説明する図である。図26(a)は、メモリセ ルのビット線方向の構造断面図、図26(b)はその平 面図を示す。本実施例は第1実施例を折り返しビット線 構造にしたものである。本実施例では、図23に示すよ うに、各1対のメモリセルをチェッカー模様状に配置し た構造及び1つのメモリセルのドレインをダイオードを 介して共通のビット線に接続した点は、上記第5実施例 で説明した図15の構造と同じである。ただし、本実施 例では、図15における1本のソース線(例えば52) の代わりにそれぞれ2本のソース線(例えばS2a, S2 b) を配置し、各々にソースデコーダ (例えばS D2a, SD2b) を配置している。そして、メモリセル(T12 b) とメモリセル (T21a) のソースとは、各々別のソ ース線S1b、S2aに接続されている。また、各ピット線 には、2ピット1組のダミーセルが配置されている。例 えば、ビット線B2には、1つのダミーセル(Trl, T r2) が配置されており、各ダミーセル (Tr1), (Tr 2) のドレインはそれぞれダイオードDr1、Dr2を介し 20 て共通のビット線B2に接続されている。また、各ダミ ーセル (Tr1), (Tr2)のソースは個別のソース線S r1、Sr2に接続され、各ソース線Sr1、Sr2の先端には ソースデコーダSDr1、SDr2が配置されている。さら に、各ダミーセル (Tr1), (Tr2) のゲートはそれぞ れワード線Wr1、Wr2に接続され、各ワード線Wr1、W r2の先端にはそれぞれロウデコーダL Dr1, L Dr2が配 設されている。

【0081】本実施例では、読み出し方法は第2実施例 と同様の方法で読み出す。図24に示すように、例えば 30 メモリメモリセル (T21a)を1ビット単位で読み出す 場合はビット線B1がメモリセル(T21a)を読み出 し、ビット線B2がダミーセル (Tn) を読み出す。ま た、例えば1本のワード線W2aを一括読み出す場合はビ ット線B1、B3などがメモリセルを読み出し、ビット 線B2、B4などがダミーセルを読み出す。

【0082】次に、図26を参照しながら、本実施例の 半導体記憶装置のメモリセルの構造について説明する。 本実施例のメモリセルの構造は図17に示した第5実施 例のメモリセルの構造とほとんど同じであるが、第5実 施例では2本のワード線につき1本のソース線を配置し ているのに対し、本第7実施例では2本のワード線につ き2本のソース線を配置しており、セル面積は増大す る。しかし、本実施例の折り返しビット線構造の方が一 般にセンスアンプの感度が高くできると言う特徴があ

【0083】なお、図26に示すレイアウトはマスクの 合わせマージンをデザインルールの半分と仮定してお り、セル面積はデザインルールの二乗の16.5倍にな っているが、マスクの合わせマージンは露光技術に依存 ッシュ型EEPROMのメモリセルアレイの一部を示す 50 するものであり、デザインルールの半分に限定しなくて

もよい。

【0084】なお、本実施例では図6に示したオフセッ ト領域を内蔵するフローティングゲートメモリーセル (第2実施例)を採用したが、これに限定するものでは なく、第1、第3、第4実施例に示したメモリセルの構 造を適用できる。

【0085】なお、第6実施例において活性領域58を 長方形としたが、露光技術などの必要に応じて部分的に 変形してもよい。

【0086】なお、本実施例においてフローティングゲ 10 ート59とコントロールゲート5とソース配線52は直 線状であるとしたが、露光技術などの必要に応じて部分 的に変形してもよい。

【0087】なお、本実施例においてソース配線52は 配線材料であるとしたが、拡散層で形成してもよい。

【0088】 (第8実施例) 次に、第8実施例の半導体 記憶装置について、図27~図31(a), (b)を参 照しながら説明する。本実施例における半導体記憶装置 のブロック回路図は図31に示した従来の不揮発性メモ リセルを搭載した半導体記憶装置のブロック回路図と同 20 る。 一であり説明は省略する。図27は本実施例に係るフラ ッシュ型EEPROMもメモリセルアレイの一部を示す 回路図である。本実施例におけるメモリセルアレイの構 造は、基本的には、上記第7実施例における構造と同じ であるが、ダイオードがメモリセルのソース側に介設さ れている点のみが異なる。

【0089】本実施例では、読み出し方法は第2実施例 と同様の方法で読み出す。図28にに示すように、例え ばメモリセル (T21a)を1ビット単位で読み出す場合 ット線B2がダミーセル(Tr1)を読み出す。また、図 29に示すように、例えば1本のワード線W2aを一括読 み出す場合はビット線B1、B3などがメモリセルを読 み出し、ビット線B2、B4などがダミーセルを読み出 す。

【0090】次に、図30を参照しながら、本実施例の メモリセルの構造について説明する。本実施例のメモリ セル構造は図22に示した第6実施例のメモリセルの構 造とほとんど同じであるが、第6実施例では2本のワー ド線につき 1本のソース線を配置していたのに対し、本 40 実施例では2本のワード線につき2本のソース線を配置 しており、セル面積は増大する。しかし、本実施例の折 り返しビット線構造の方が一般にセンスアンプの感度が 髙くできると言う特徴がある。

【0091】なお、図30に示すレイアウトはマスクの 合わせマージンをデザインルールの半分と仮定してお り、セル面積はデザインルールの二乗の16.5倍にな っているが、マスクの合わせマージンは露光技術に依存 するものであり、デザインルールの半分に限定しなくて もよい。

26

【0092】なお、本実施例では図6に示したオフセッ ト領域を内蔵するフローティングゲートメモリーセル (第2実施例)を採用したが、これに限定するものでは なく、第1, 第3, 第4実施例に示したメモリセルの構 造を適用できる。

【0093】なお、本実施例において活性領域58を長 方形としたが、露光技術などの必要に応じて部分的に変 形してもよい。

【0094】なお、本実施例においてフローティングゲ ート59とコントロールゲート5とソース52は直線状 であるとしたが、露光技術などの必要に応じて部分的に 変形してもよい。

[0095]

【発明の効果】以上説明したように、請求項1~8の発 明によれば、メモリセルを行列状に配置したアレイにお いて、ビット線-ソース線間の各経路にメモリセルのト ランジスタと電流の方向によって電圧-電流特性が異な る異方向抵抗部とを直列に接続する構成としたので、誤 読み出しの防止と消費電力の低減とを図ることができ 請求項9の発明によれば、請求項1~8の発明に おいて、各1対のメモリセルを共通のビット線に接続す るようにしたので、メモリセルの占有面積を低減でき、 よって、集積度の向上を図ることができる。

【0096】請求項10の発明によれば、請求項9の発 明において、2本のワード線に対してソース線を1本だ け配置する構成としたので、集積度の顕著な向上を図る ことができる。

【0097】請求項11~13の発明によれば、請求項 9の発明において、ダミーセルを設け折り返しビット線 はビット線Blがメモリセル(T21a)を読み出し、ビ 30 構造としたので、センスアンプの感度を高く設定すると とができ、よって、誤読み出しの防止効果を顕著に発揮 することができる。

> 【0098】請求項14の発明によれば、請求項9~1 3の発明において、フローティングゲートをゲート幅方 向に非対称にかつ直線状に形成する構成としたので、製 造工程の容易化とメモリセルの微細化とを図ることがで

> 【0099】請求項15~22の発明によれば、各請求 項の発明の構造を利用した半導体記憶装置の駆動方法と して、読みだし時には、非選択メモリセルのビット線と ソース線との電位関係が異方向抵抗部の逆方向となるよ うに設定するようにしたので、非選択メモリセルにおけ るリーク電流の低減により、誤読み出しの防止と消費電 力の低減とを図ることができる。

> 【0100】請求項22~24の発明によれば、請求項 1の発明の構造を利用してホットエレクトロンの注入を 利用した書き込みを行うようにしたので、メモリセルへ の書き込みとデブレッション化したメモリセルの回復と の円滑化を図ることができる。

50 【図面の簡単な説明】

【図1】第1実施例の半導体記憶装置のメモリセルアレ イの電気回路図である。

【図2】第1実施例の半導体記憶装置のメモリセルの製 造工程のうちn + 層を形成するまでの工程における構造 の変化を示す断面図である。

【図3】第1実施例の半導体記憶装置のメモリセルの製 造工程のうちSiO2 膜の形成後ショットキーダイオー ドを形成するまでの工程に工程における構造の変化を示 す断面図である。

【図4】第1実施例の半導体記憶装置のメモリセルアレ 10 イの1ビット読み出し動作を示す図である。

【図5】第1実施例の半導体記憶装置のメモリセルアレ イの1本のワード線一括読み出し動作を示す図である。

【図6】第2実施例の半導体記憶装置のメモリセル製造 工程における構造の変化を示す断面図である。

【図7】第2実施例の半導体記憶装置のメモリセルの電 圧-電流特性のシミュレーション結果を示す図である。

【図8】第2実施例の半導体記憶装置のメモリセルアレ イの構成を示す電気回路図である。

【図9】第2実施例の半導体記憶装置のメモリセルアレ 20 イの1ビット読み出し動作を示す図である。

【図10】 本発明の第2実施例の半導体記憶装置のメ モリセルアレイの1本のワード線一括読み出し動作を示 す図である。

【図11】第3実施例の半導体記憶装置のメモリセルの 製造工程における構造の変化を示す断面図である。

【図12】第3実施例の半導体記憶装置のメモリセルの 電圧-電流特性のシミュレーション結果を示す図であ る。

【図13】第4実施例の半導体記憶装置のメモリセルの 30 D 製造工程のうちn+ 層を形成するまでの工程における構 造の変化を示す断面図である。

【図14】第4実施例の半導体記憶装置のメモリセルの 製造工程のうちSiO2膜の形成後PNダイオードを形 成するまでの工程に工程における構造の変化を示す断面 図である。

【図15】第5実施例におけるメモリセルアレイの構成 を示す電気回路図である。

【図16】第5実施例におけるメモリセルアレイの読み 出し動作を示す図である。

【図17】第5実施例の半導体記憶装置のメモリセルの 構造を示す断面図及び平面図である。

【図18】第5実施例の半導体記憶装置のメモリセルの フローティングゲートのパターニング状態を示す平面図 である。

【図19】第5実施例の半導体記憶装置のメモリセル単 体のワード線方向の構造を示す断面である。

【図20】第6実施例の半導体記憶装置のメモリセルア レイの構成を示す電気回路図である。

【図21】第6実施例のメモリセルアレイの読み出し動 50 103 カラムデコーダ回路

作を示す図である。

【図22】第6実施例の半導体記憶装置のメモリセルの 断面図である。

28

【図23】第7実施例の半導体記憶装置のメモリセルア レイの構成を示す電気回路図である。

【図24】第7実施例の半導体記憶装置のメモリセルア レイの1ビット単位の読み出し動作を示す図である。

【図25】第7実施例の半導体記憶装置のメモリセルア レイのワード線一括読み出し動作を示す図である。

【図26】第7実施例の半導体記憶装置のメモリセルの 構造を示す断面図及び平面図である。

【図27】第8実施例の半導体記憶装置のメモリセルア レイの構成を示す電気回路図である。

【図28】第8実施例の半導体記憶装置のメモリセルア レイの1ピット単位の読み出し動作を示す図である。

【図29】第8実施例の半導体記憶装置のメモリセルア レイのワード線一括読み出し動作を示す図である。

【図30】第8実施例の半導体記憶装置のメモリセルの 構造を示す断面図である。

【図31】従来の半導体記憶装置のブロック回路図であ る。

【図32】従来の半導体記憶装置のメモリセルアレイの 構成を示す電気回路図である。

【図33】従来の半導体記憶装置のメモリセルアレイの 読み出し動作を示す図である。

【符号の説明】

ワード線

ピット線 В

S ソース線

ダイオード

SA センスアンプ

ST 列選択用トランジスタ

SD ソースデコーダ

LD ロウデコーダ

半導体基板 1

トンネルSiO2 膜

3 フローティングゲート

4 容量絶縁膜

5 コントロールゲート

6 40 SiO2 膜

> 7 レジスト

9 n - 層

10 レジスト

21 n+層


22 SiO2 膜 24 サイドウオール


25 WSix膜


101 メモリセルアレイ


102 ロウデコーダ回路


29 104 ソースデコーダ回路




















【図10】



【図12】





SD1 SD2 SD3 SD4

LD1a LD1b \ LD2a LD2b \ LD3a LD3b \


LD1a LD1b \ S2 W2a W2b \ S3 W3a W3b \ S4


P21a T21a T21a T21b P21b


P23a D23a D23b


P23a D23a D23b

【図16】













【図17】



【図26】









セル面積-3×5.5×L×L


【図20】




【図21】




【図23】




【図24】




【図25】




【図27】




【図28】




【図29】



【図32】



【図33】



【手続補正書】

【提出日】平成7年9月22日

【手続補正1】

【補正対象售類名】明細書

【補正対象項目名】全文

【補正方法】変更

【補正内容】

【書類名】 明細書

【発明の名称】 半導体記憶装置及びその駆動方法

【特許請求の範囲】

【請求項1】 少なくともゲート、ソース、ドレインからなるトランジスタと容量部とを有する不揮発性メモリセルを行列状に配列してなるアレイと、

上記アレイの行方向に配置された各トランジスタのゲートに接続される複数のワード線と、

上記アレイの列方向に配置された各トランジスタのドレインに接続される複数のビット線と、

上記アレイの行方向に配置された各トランジスタのソースに接続される複数のソース線と、

上記ワード線を選択するためのデコーダ回路と、

上記ピット線を選択するためのデコーダ回路と、

上記ソース線を選択するためのデコーダ回路と、

上記ピット線から各トランジスタを経て上記ソース線に 至る各経路の少なくとも一部位に介設され、両端に印加 される電圧の高低によって異なる電圧 – 電流特性を示 し、電流が流れやすい順方向と電流が流れにくい逆方向 とを有する異方向抵抗部とを備えたことを特徴とする半 導体記憶装置。

【請求項2】 請求項1記載の半導体記憶装置において、

上記異方向抵抗部は、一方向のみの電流の流通を許容するダイオードであることを特徴とする半導体装置記憶装置。

【請求項3】 請求項2記載の半導体記憶装置において、

上記ダイオードは、上記各トランジスタのソース及びドレインのうちいずれか一方を構成する半導体基板の領域の表面上に直接導電膜を堆積して形成されたショットキーダイオードであることを特徴とする半導体記憶装置。 【請求項4】 請求項2記載の半導体記憶装置において、

上記ダイオードは、上記各トランジスタのソース及びドレインのうちいずれか一方を構成する半導体基板内の領域と半導体基板のコンタクト領域との間で形成されるPNダイオードであることを特徴とする半導体記憶装置。 【<u>請求項5</u>】 <u>請求項1</u>記載の半導体記憶装置におい

上記異方向抵抗部は、各トランジスタのソース及びドレインのうちいずれか一方とゲート下方のチャネル領域との間にチャネル領域と同じ導電型の不純物を導入してなるオフセット領域であることを特徴とする半導体記憶装置。

て、

【<u>請求項6</u>】 <u>請求項1</u>記載の半導体記憶装置において

上記メモリセルのうち各一対のメモリセルのドレインが 共通のピット線に接続されており、

上記各1対のメモリセルが列方向に1つおきに配置されてチェッカー模様の行列状に配列されたアレイ構造が構成され

上記2本のワード線に対して1本の割合でソース線が配置され、上記各1つのソース線に隣接する2つのワード線に接続されるメモリセルのソースが、上記各1つのソース線に共通に接続されていることを特徴とする半導体記憶装置。

【<u>請求項7</u>】 <u>請求項6</u>記載の記載の半導体記憶装置に おいて、

リファレンス電位を要するセンスアンプと、

上記ビット線にリファレンス用のダミーセルとを備え、 互いに隣接するビット線の一方で上記リファレンス電位 を生成するととを特徴とする半導体記憶装置。

【請求項8】 少なくともゲート、ソース、ドレインか らなるトランジスタと容量部とを有する不揮発性メモリ セルを行列状に配列してなるアレイと、上記アレイの行 方向に配置された各トランジスタのゲートに接続される 複数のワード線と、上記アレイの列方向に配置された各 トランジスタのドレインに接続される複数のビット線 と、上記アレイの行方向に配置された各トランジスタの ソースに接続される複数のソース線と、上記ワード線を 選択するためのデコーダ回路と、上記ピット線を選択す るためのデコーダ回路と、上記ソース線を選択するため のデコーダ回路と、上記ピット線から各トランジスタを 経て上記ソース線に至る各経路の少なくとも一部位に介 設され、両端に印加される電圧の高低によって異なる電 圧-電流特性を示し、電流が流れやすい順方向と電流が 流れにくい逆方向とを有する異方向抵抗部とを備えた半 導体記憶装置の駆動方法であって、

<u>データの読出しを所望する</u>メモリセルに接続されている ビット線を上記カラムデコーダ回路で選択し、

上記メモリセルに接続されているソース線を上記ソース デコーダ回路で選択し、

上記選択ビット線及び選択ソース線の電位を、両者の電 位関係がメモリセルの異方向抵抗部の順方向に一致する ように、かつ高電位側を読み出し用電位に設定し、

非選択ソース線の電位を上記選択ビット線及び選択ソース線の低電位側の電位以上でかつ上記読み出し電位以下 に設定することを特徴とする半導体記憶装置の駆動方 法。

【<u>請求項9</u>】 <u>請求項8</u>記載の半導体記憶装置の駆動方法において

半導体記憶装置は、リファレンス電位を要するセンスアンプと、上記ピット線にリファレンス用のダミーセルとを備え、互いに隣接するピット線の一方で上記リファレンス電位を生成するように構成されており、

上記選択ビット線に隣接しているビット線に接続されているダミーメモリメモリセルを選択し、

非選択ビット線のうち選択ビット線と隣接するビット線 の電位を上記選択ビット線の電位と同じ電位にし、

上記選択ダミーセルに接続されるビット線及びソース線 の電位関係がダミーセルの異方向抵抗部の順方向になる ように選択ダミーセルに接続されるソース線の電位を設 定し、

上記隣接するビット線にリファレンス電位を生成すると とを特徴とする半導体記憶装置の駆動方法。

【<u>請求項10</u>】 <u>請求項8</u>記載の半導体記憶装置の駆動 方法において、

読出し時にすべてのワード線電位を接地電位にすること を特徴とする半導体記憶装置の駆動方法。

【請求項11】 少なくともゲート、ソース、ドレイン からなるトランジスタと容量部とを有する不揮発性メモ リセルを行列状に配列してなるアレイと、上記アレイの 行方向に配置された各トランジスタのゲートに接続され る複数のワード線と、上記アレイの行方向に配置された 各トランジスタのドレインに接続される複数のビット線 と、上記アレイの行方向に配置された各トランジスタの ソースに接続される複数のソース線と、上記ワード線を 選択するためのデコーダ回路と、上記ピット線を選択す るためのデコーダ回路と、上記ソース線を選択するため のデコーダ回路と、上記ピット線から各トランジスタを 経て上記ソース線に至る各経路の少なくとも一部位に介 設され、両端に印加される電圧の高低によって異なる電 圧-電流特性を示し、電流が流れやすい順方向と電流が 流れにくい逆方向とを有する異方向抵抗部とを備え、異 方向抵抗部の順方向をピット線側が高電位になるように 形成してなる半導体記憶装置の駆動方法であって、

消去状態のメモリセルのしきい値電圧を負に設定し、 データー書き込みを所望するメモリセルに接続されてい るビット線を上記カラムデコーダ回路で選択し、

上記メモリセルに接続されているソース線を上記ソース デコーダ回路で選択し、

全てのワード線電位を接地電位にし、

上記選択ビット線を高電位にし、

選択ソース線の電位を接地電位にし、

非選択ビット線を接地電位にし、

上記選択ビット線ー選択ソース線間に電流を流すことによりホットエレクトロンを発生させて上記所望するメモリセルのしきい値電圧を高く変化させることを特徴とする半導体記憶装置の駆動方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、不揮発性メモリとして機能する複数のメモリセルからなるアレイ構造を有する 半導体記憶装置及びその駆動方法に関するものである。 【0002】

【従来の技術】従来より、不揮発性メモリセルを搭載した半導体記憶装置として、例えば特開平5-28778号公報や特開平4-15953号公報に開示されるごとく、不揮発性メモリセルを構成するメモリセルのソースに接続されるソース線にもソースデコーダを接続するようにしたものが知られている。以下、図31〜図33を参照しながら、従来の不揮発性メモリセルを搭載した半導体記憶装置の概略構成を示すブロック図である。101はメモリセルアレイ、102はロウデコーダ回路、103はカラムデコーダ回路、104はソースデコーダ回路である。図32は従来の半導体記憶装置のメモリセルアレイ101の一部を示す回路図である。ここで、T11〜Tmは不揮発性メモリセルに内蔵されるトランジスタ、W

1~Wmはワード線、B1~Bnはピット線、S1~S mはソース線、STl~STnは列選択用トランジスタ である。図31に示すように、各トランジスタT11~T mは、ソース、ドレイン及びゲートからなり、このトラ ンジスタT11~Tmnのゲート下方に容量部(フローティ ングゲート) が配置されて、不揮発性メモリセルが構成 されている。そして、メモリセルアレイ101は、各ト ランジスタT11~Tmnを内蔵するメモリセルをm行n列 の行列状に配置して構成されている。そして、第1行に 配置されたトランジスタT11~T1nのゲートはワード線 W1に、第2行に配置されたトランジスタT21~T2nの ゲートはワード線W2に、第m行に配置されたトランジ スタTm1~Tmnのゲートはワード線Wmにそれぞれ接続 されている。また、第1行に配置されたトランジスタT 11~T1nのソースはソース線S1に、第2行に配置され たトランジスタT21~T2nのソースはソース線S2化、 第m行に配置されたトランジスタTm1~Tmnのソースは ソース線Smにそれぞれ接続されている。さらに、第1 列に配置されたトランジスタT11~Tm1のドレインはビ ット線B1に、第2列に配置されたトランジスタT12~ Tm2のドレインはビット線B2に、第n列に配置された トランジスタT1n~Tmnのドレインはピット線Bn にそ れぞれ接続されている。すなわち、ワード線W1~Wm とピット線Bl~Bnの交点にトランジスタを配置する NOR型の構成である。ととで、ワード線W1~Wmと ソース線S1~Smは同じ方向に延びて、ワード線W1 ~Wmはロウデコーダ回路102の各ロウデコーダRD 1~RDmに、ソース線S1~Smはソースデコーダ回 路104のソースデコーダSD1~SDmに接続される 一方、ピット線B1~Bnは上記ワード線W1~Wm及 びソース線S1~Smとは直交する方向に延びてセンス アンプSA1~SAnを介してカラムデコーダ回路10 3に接続されている。そして、後述のように、各ビット 線Bl~Bnの一部位から各トランジスタT11~Tmnを 経て各ソース線S1~Smに至る経路P11~Pmnには、 ゲートの電位がしきい値以上でドレイン-ソース間の電 位が所定値以上のときに、容量部のメモリ状態が"1" であれば電流が流れ、容量部のメモリ状態が "0" のと きには電流が流れないようになされている。

【0003】次に、図33を参照しながら、従来の半導体記憶装置のデータ読み出し方法について説明する。EEPROMに代表される半導体記憶装置ではトランジスタのしきい値を電気的に大きく変化させることで書き込みと消去が行なわれる。一般には、トランジスタが読み出し電源電圧Vccより高しきい値電圧にある状態を

"0"状態、トランジスタが読み出し電源電圧Vccより低しきい値電圧にある状態を"1"状態と言い、以後そう呼ぶことにする。

【0004】例えばトランジスタT22を内蔵するメモリセル(以下、メモリセル(T22)と記述する)を読みだ

す場合について従来の読み出し方法を説明する。まず、 選択ワード線W2を読み出し電源電圧Vcc(例えば5 V)にし、非選択ワード線W1、Wmを接地電位Vss (例えばOV) にする。同時に選択ソース線S2を接地 電位Vssにし、非選択ソース線S1、Smを読み出し中 間電位Vm(例えば1V)にするか、あるいは中間電位 VmlC保ったままフローティングにする。また、選択ビ ット線B2をセンスアンプを介して中間電位Vmkとし、 非選択ビット線B1、Bnを接地電位Vssにするか、あ るいは接地電位Vssに保ったままフローティングにす る。実際には、ビット線にはセンスアンプが接続されて いるため、ビット線の電位は中間電位Vmから僅かに変 動するが、ことでは説明を簡単にするために一定の電圧 であるとする。また、非選択ソース線と非選択ビット線 をフローティングにする場合もあるとしたが、簡単のた めに、非選択ソース線は読み出し中間電位Vm、非選択 ビット線は接地電位Vssとする。メモリセル (T22) が "O"状態ならばメモリセル (T22) は電流を流さず、 ピット線B2には電流が流れない。メモリセル (T22) が"1"状態ならばピット線B2からメモリセル (T2 2) を通ってソース線S2に電流が流れる。ビット線B 2の電流の有無をセンスアンプで検知することでデータ が読み出される。

【0005】 このような構造を有する半導体装置では、ソース線S1の電位が中間Vmでありビット線B2と同電位であるため、ビット線B2からソース線S1には電流は流れにくく、非選択メモリセル(T12)を誤読み出しする虞れが少ないので、読み出しマージンが広くなっている。

[0006]

【発明が解決しようとする課題】しかしながら、不揮発 性メモリセルを搭載した半導体記憶装置では書き込みや 消去動作を制御してもメモリセルの特性のばらつきが大 きく、メモリセルを過剰にデブレッション化(しきい値 電圧が負)してしまうことがある。すなわち、半導体記 憶装置の製造工程において、不純物濃度のバラツキや各 部の寸法のバラツキによってしきい値にある程度は生じ るが、半導体記憶装置の高集積化に伴い寸法等の誤差が しきい値のバラツキを大きくする傾向がある。しかも、 高集積化されると発熱を抑制する等の目的で消費電力の 低減を図るべく半導体記憶装置の動作電圧は低電圧化さ れる傾向にあるため、製造工程におけるしきい値の分布 の中心が低電圧側に移行してきている。斯かる原因が重 畳して、半導体記憶装置の微細化、高集積化に伴い、一 部のメモリセルにデブレッション化が生じる確率が高く なってきている。

【0007】そして、以上のような原因により、例えば 図33に示す選択ビット線B2に接続された非選択メモ リセル(T12)が過剰にデプレッション化しているとき に、"1"状態のメモリセル(T22)を読みだす場合、 ビット線B2に電流が流れビット線B2の電位が低下する。そのとき読み出し中間電位のソース線S1からメモリセル (T12) を通してビット線B2に電流が流れ、ビット線B2の電位を読み出し中間電位に戻してしまう。ビット線B2の電位が変化しなければビット線B2に接続しされているセンスアンプSA2は"1"状態のメモリセル (T22)を"0"状態であると判断し、誤読み出しになる虞れがある。すなわち、従来のような半導体記憶装置においては、デブレッションかしたメモリセルが存在する場合には、誤読出しを招く虞れがあった。

【0008】以上の点に鑑み、本発明の第1の目的は、 読み出しの際に非選択メモリセルにおける電流の発生を 防止することにより、斯かる誤読み出しを防止すること にある。

【0009】また、従来の不揮発性メモリセルを搭載した半導体記憶装置では、図33に示した読み出し動作において、例えば非選択メモリセル(T11)が弱いデブレッションである場合にも図33に示すようにソース線S1からビット線B1へ電流が流れる。この電流は非選択ビット線B1に流れるため誤読み出しにはならないが消費電力が増加する。従来の不揮発性半導体記憶装置では非選択ソース線や非選択ビット線をフローティングにする場合も述べているが、過渡電流が読み出すごとに生じ、高速で読みだせば低消費電力化できないという問題もあった。

【0010】本発明の第2の目的は非選択メモリセルに おけるリーク電流を防止することにより消費電力の低減 を図ることにある。

[0011]

【課題を解決するための手段】上記第1の目的及び第2の目的を達成するために本発明が講じた手段は、ゲート、ソース、ドレインからなるトランジスタと容量部とを有する不揮発性メモリセルを行列状に配列してなるアレイ構造を有する半導体記憶装置に、ビット線から各トランジスタを経て上記ソース線に至る各経路の少なくとも一部位に、両端に印加される電圧の高低によって異なる電圧-電流特性を示し、電流が流れやすい順方向と電流が流れにくい逆方向とを有する異方向抵抗部を設けることにある。

【0012】具体的に請求項1の発明が講じた手段は、 半導体装置に、少なくともゲート、ソース、ドレインか らなるトランジスタと容量部とを有する不揮発性メモリ セルを行列状に配列してなるアレイと、上記アレイの行 方向に配置された各トランジスタのゲートに接続される 複数のワード線と、上記アレイの列方向に配置された各 トランジスタのドレインに接続される複数のピット線 と、上記アレイの行方向に配置された各トランジスタの ソースに接続される複数のソース線と、上記ワード線を 選択するためのデコーダ回路と、上記ピット線を選択するためのデコーダ回路と、上記ソース線を選択するため のデコーダ回路と、上記ピット線から各トランジスタを 経て上記ソース線に至る各経路の少なくとも一部位に介 設され、両端に印加される電圧の高低によって異なる電 圧-電流特性を示し、電流が流れやすい順方向と電流が 流れにくい逆方向とを有する異方向抵抗部とを設ける構 成としたものである。

【0013】請求項2の発明が講じた手段は、請求項1 の発明において、上記異方向抵抗部を、一方向のみの電 流の流通を許容するダイオードで構成したものである。 【0014】請求項3の発明が講じた手段は、請求項2 の発明において、上記ダイオードを、上記各トランジス タのソース及びドレインのうちいずれか一方を構成する 半導体基板の領域の表面上に直接導電膜を堆積して形成 されたショットキーダイオードで構成したものである。 【0015】請求項4の発明が講じた手段は、請求項2 の発明において、上記ダイオードを、上記各トランジス タのソース及びドレインのうちいずれか一方を構成する 半導体基板内の領域と半導体基板のコンタクト領域との 間で形成されるPNダイオードで構成したものである。 【0016】請求項5の発明が講じた手段は、請求項1 の発明において、上記異方向抵抗部は、各トランジスタ のソース及びドレインのうちいずれか一方とゲート下方 のチャネル領域との間にチャネル領域と同じ導電型の不 純物を導入してなるオフセット領域で構成したものであ

【0017】請求項6の発明が講じた手段は、請求項1の発明において、上記メモリセルのうち各一対のメモリセルのドレインを共通のピット線に接続し、上記各1対のメモリセルを列方向に1つおきに配置されてチェッカー模様の行列状に配列されたアレイ構造を構成し、上記2本のワード線に対して1本の割合でソース線を配置して、上記各1つのソース線に隣接する2つのワード線に接続されるメモリセルのソースを上記各1つのソース線に共通に接続する構成としたものである。

【0018】請求項7の発明が講じた手段は、請求項6 記載の発明において、リファレンス電位を要するセンス アンブと、上記ビット線にリファレンス用のダミーセル とを設け、互いに隣接するビット線の一方で上記リファ レンス電位を生成するように構成したものである。

【0019】また、上記請求項1の構成を有する半導体記憶装置の駆動方法として、選択ビット線及び選択ソース線の電位を、両者の電位関係がメモリセルの異方向抵抗部の順方向に一致するように、かつ高電位側を読み出し用電位に設定し、非選択ソース線の電位を上記選択ビット線及び選択ソース線の低電位側の電位以上でかつ上記読み出し電位以下に設定する。

【0020】具体的に請求項8の発明が講じた手段は、少なくともゲート、ソース、ドレインからなるトランジスタと容量部とを有する不揮発性メモリセルを行列状に配列してなるアレイと、上記アレイの行方向に配置され

た各トランジスタのゲートに接続される複数のワード線 と、上記アレイの列方向に配置された各トランジスタの ドレインに接続される複数のピット線と、上記アレイの 行方向に配置された各トランジスタのソースに接続され る複数のソース線と、上記ワード線を選択するためのデ コーダ回路と、上記ビット線を選択するためのデコーダ 回路と、上記ソース線を選択するためのデコーダ回路 と、上記ピット線から各トランジスタを経て上記ソース 線に至る各経路の少なくとも一部位に介設され、両端に 印加される電圧の高低によって異なる電圧-電流特性を 示し、電流が流れやすい順方向と電流が流れにくい逆方 向とを有する異方向抵抗部とを備えた半導体記憶装置の 駆動方法として、データの読出しを所望するメモリセル。 に接続されているビット線を上記カラムデコーダ回路で 選択し、上記メモリセルに接続されているソース線を上 記ソースデコーダ回路で選択し、上記選択ビット線及び 選択ソース線の電位を、両者の電位関係がメモリセルの 異方向抵抗部の順方向に一致するように、かつ高電位側 を読み出し用電位に設定し、非選択ソース線の電位を上 記選択ビット線及び選択ソース線の低電位側の電位以上 でかつ上記読み出し電位以下に設定する方法である。

【0021】請求項9の発明が講じた手段は、請求項8の発明において、半導体記憶装置を、リファレンス電位を要するセンスアンプと、上記ピット線にリファレンス用のダミーセルとを備え、互いに隣接するピット線の一方で上記リファレンス電位を生成するように構成し、上記選択ピット線に隣接しているビット線に接続されているダミーメモリメモリセルを選択し、非選択ピット線の電位を上記選択ピット線の電位と同じ電位にし、上記選択ダミーセルに接続されるピット線及びソース線の電位関係がダミーセルの異方向抵抗部の順方向になるように選択ダミーセルに接続されるソース線の電位を設定し、上記隣接するピット線にリファレンス電位を生成する方法である。

【0022】請求項10の発明が講じた手段は、請求項8の発明において、読出し時にすべてのワード線電位を接地電位にする方法である。

【0023】請求項11の発明が講じた手段は、少なくともゲート、ソース、ドレインからなるトランジスタと容量部とを有する不揮発性メモリセルを行列状に配列してなるアレイと、上記アレイの行方向に配置された各トランジスタのゲートに接続される複数のワード線と、上記アレイの列方向に配置された各トランジスタのソースに接続される複数のソース線と、上記ワード線を選択するためのデコーダ回路と、上記ピット線を選択するためのデコーダ回路と、上記ピット線が多路トランジスタを経て上記ソース線に至る各経路の少なくとも一部位に介設され、両端に印加さ

れる電圧の高低によって異なる電圧一電流特性を示し、電流が流れやすい順方向と電流が流れにくい逆方向とを有する異方向抵抗部とを備え、異方向抵抗部の順方向をピット線側が高電位になるように形成してなる半導体記憶装置の駆動方法として、消去状態のメモリセルのしきい値電圧を負に設定し、データー書き込みを所望するメモリセルに接続されているピット線を上記カラムデコーダ回路で選択し、上記メモリセルに接続されているソース線を上記ソースデコーダ回路で選択し、全てのワード線電位を接地電位にし、上記選択ピット線を高電位にし、選択ソース線の電位を接地電位にし、非選択ピット線を接地電位にし、上記選択ピット線ー選択ソース線間に電流を流すことによりホットエレクトロンを発生させる方法である。

[0024]

【作用】請求項1~5の発明では、メモリセルを行列状に配置したアレイにおいて、ビット線ーソース線間の各経路にメモリセルのトランジスタと電流の方向によって電圧-電流特性が異なる異方向抵抗部とが直列に接続された構造となっている。したがって、読み出し動作とは逆方向に流れる電流の大きさを小さくするか又は遮断することが可能となり、いずれかのメモリセルがデブレッション化していても非選択ソース線から非選択ビット線といった読み出し動作と逆方向に流れる不必要な電流が低減され又は阻止される。これにより、誤読み出しが防止され、消費電力も低減される。

【0025】請求項6の発明では、各1対のメモリセルが共通のビット線に接続されることで、メモリセルの占有面積が低減され、さらに、2本のワード線に対してソース線が1本で済むので、メモリセルの占有面積がさらに低減される。

【0026】請求項7の発明では、センスアンプの感度 を高く設定することが可能となる。したがって、誤読み 出しの防止作用が顕著になる。

【0027】請求項8~10の発明では、上記各請求項の発明の構造を利用した半導体記憶装置の駆動が行われる。その際、非選択メモリセルの中にデブレッション化しているものがあっても、メモリセルを通るビット線ーソース線間の経路に異方向抵抗部が設けられており、読みだし時には、非選択メモリセルのビット線とソース線との電位関係が異方向抵抗部の逆方向となるように設定されるので、非選択メモリセルにおけるリーク電流が低減され、あるいは阻止される。したがって、この非選択メモリセルのリーク電流に起因する誤読み出しが防止されるとともに、消費電力も低減する。

【0028】請求項11の発明では、請求項1の発明の 構造を利用した書き込みやデブレッション化したメモリ セルの回復が円滑に行われる。 [0029]

【実施例】以下、本発明の各実施例について、各々図面 を参照しながら説明する。

【0030】(第1実施例)まず、第1実施例における 半導体記憶装置とその読み出し方法について、図1~図 5を参照しながら説明する。図1に示すように、本実施 例の半導体記憶装置のブロック回路図は図31に示した 従来の不揮発性メモリセルを搭載した半導体記憶装置の ブロック回路図と同一であり説明は省略する。図1は本 発明の第1実施例に係るフラッシュ型EEPROMのメ モリセルアレイの一部を示す回路図であって、トランジ スタT11~Tmnと容量部とを内蔵する複数の不揮発性メ モリセル (T11)~ (Tmn)がm行n列の行列状に配置 されたメモリセルアレイの構造となっている。図1にお いて、各ピット線B1~Bn. ワード線W1~Wm、ソ ース線Sl~Sm、各メモリセル(T11)~(Tmn)、 各列選択用トランジスタST1~STn、各センスアン プSA1~SAn、各ロウデコーダRD1~RDm及び 各ソースデコーダSD1~SDmの構造及び配置関係 は、上記従来例における図31に示す構造と同じであ る。

【0031】とこで、本実施例の特徴として、各トラン ジスタT11~Tmnのドレインと各ピット線B1~Bnと の間に、ビット線側からトランジスタ側への電流の流通 のみを許容するダイオードD11~Dmnがそれぞれ配置さ れている。そして、この各ダイオードD11~Dmnによ り、各経路P11~Pmnにおいて、各トランジスタT11~ Tmのドレインからソース方向(順方向)に流れる電流 はトランジスタの動作電流とほぼ等しく、ソースからド レイン方向(逆方向)に流れる電流はほとんど遮断され あるいは低減されるという電流特性が得られる。すなわ ち、このダイオードが本発明でいう異方向抵抗部であ る。ただし、異方向抵抗部は、逆方向における電流値が ほぼ完全に遮断されるというダイオードとしての機能を 必ずしも有しなくても、逆方向の電流値が順方向に比べ て小さいものであればよいが、以下の実施例では、便宜 上すべてダイオードとして表現する。

【0032】次に、このような構造を有する半導体記憶 装置の製造工程について、図2(a)~(c)及び図3(a)~(c)を参照しながら説明する。各図において、1はP型半導体基板、2はトンネルSiO2膜、3はフローティングゲート、4は容量絶縁膜、5はポリサイド膜等の導電性材料からなるコントロールゲート(ポリサイド)、6はSiO2膜、7はレジスト、9はn-層、10はレジスト、21はn+層、22はSiO2膜、23はレジスト、24はサイドウオール、25はWSix膜である。

【0033】まず、図2(a)に示すように、P型半導体基板1の表面にトンネルSiO2膜2を熱酸化により形成し、フローティングゲート3をバターニングした

後、上記フローティングゲート3の表面に容量絶縁膜4をCVD法や熱酸化法などを用いて形成し、上記フローティングゲート3を覆うようにコントロールゲート5を構成するポリサイド等の導電性材料膜と保護膜としてSiO2 膜6を形成する。その後、上記フローティングゲート3に交差するようにコントロールゲート5とSiO2膜6とをパターニングし、パターニングしたコントロールゲート5とSiO2膜6とをマスクとして、自己整合的に容量絶縁膜4、フローティングゲート、トンネルSiO2膜2を異方性エッチング法によりエッチングする。図2(a)に示される構造は、従来スタック型フローティングゲートEEPROMと呼ばれるゲート構造と同一の物である。

【0034】次に、レジスト7を塗布してダイオードDを形成する領域を開口し、P+イオン注入を行ない、所望の濃度に調整したn-層9を形成した後(図2(b)参照)。レジスト10を塗布し、ダイオードを形成する領域を残して開口し、As+イオン注入を行ない、高濃度のn+層21を形成する(図2(c)参照)。

【0035】次に、保護膜としてSiO2 膜22をCVD法により堆積した後(図3(a)参照)、レジスト23を塗布してダイオードを形成する領域を開口し、異方性エッチング法によりSiO2 膜22をエッチングバックしダイオードを形成する領域のゲート側壁にサイドウオール28を残す(図3(b)参照)。そして、図3

(c) に示すように、半導体基板上にWSix 膜25を推積した後パターニングし、ショットキーダイオードを形成する。上記WSix 膜25は配線層としてパターニングしてもよいし、コンタクトの埋め込み層としてパターニングしてもよい。図3(c)に示すメモリセルは従来のスタック型フローティングゲート構造メモリセルトランジスタのソースまたはドレイン領域に相当する領域にショットキーダイオードが形成されているが、メモリセル全体の面積を増加させることはない。

【0036】次に、図4を参照しながら、第1実施例における半導体記憶装置の読み出し方法について説明する。その場合、上記ショットキーダイオードが形成された領域はソースでもドレインでもよいが、とこではドレインにショットキーダイオードが形成された場合の読み出し方法について説明する。なお、ソースにショットキーダイオードが形成された場合の読み出し方法については、第2実施例で説明する。

【0037】 ことでは、メモリセル (T22) を読みだす場合について説明するものとし、メモリセル (T11) 及び (T12) は過剰にデブレッション化 (しきい値が負)していると仮定し、メモリセル (T22) を読み出す場合について説明する。選択ワード線W2を読み出し電源電圧Vcc (例えば5V) にし、非選択ワード線W1、Wmを接地電位Vss (例えば0V) にする。同時に選択ソース線S2をVssに接地し、非選択ソース線S1、Smを

読み出し中間電位V m (例えば1V) にする。また、選択ビット線B2をセンスアンブを介して読み出し中間電位V mにし、非選択ビット線B1、Bnを接地電位V ssにする。実際には、ビット線にはセンスアンブが接続されているため、ビット線の電位は中間電位V mから僅かに変動するが、ここでは説明を簡単にするためにビット線の電位は一定の電圧V mであるとする。

【0038】メモリセル(T22)が"0"状態ならばメモリセル(T22)は作動せず電流は流れない。また、メモリセル(T12)は過剰にデブレッション化しているが、ビット線B2と非選択ソース線S1の電位が同じであるためメモリセル(T12)には電流が流れない。したがって、選択ビット線B2には電流が流れずメモリセル(T22)が"0"状態にあることを誤りなく検知できる。

【0039】一方、メモリセル (T22) が"1"状態な らばメモリセル (T22) が作動して電流が流れ、選択ビ ット線B2の電位が僅かに低下する。その時、非選択ソ ース線S1と選択ビット線B2に電位差が生じるが、非 選択メモリセル (T12) が過剰にデブレッション化して いても、メモリセル (T12) のドレインに接続されたダ イオードDとは逆バイアスになるためメモリセル (T1 2) には電流が流れず、選択ビット線B2の電位を読み 出し中間電位である1Vに戻すことはない。したがっ て、選択ビット線B2に電流が流れることでメモリセル (T22)が"1"状態にあることを検知できる。また、 メモリセル (T11) も過剰にデブレッション化しており 非選択ソース線S1と非選択ピット線B1に電位差1V が生じているがメモリセル (T11)のドレインに接続さ れたダイオードD11とは逆バイアスになるためメモリセ ル (T11) には電流が流れず、非選択ビット線B1には 電流が流れず、余分な電力消費が発生しない。

【0040】以上、メモリセルアレイに過剰にデブレッション化したメモリセルが生じても、選択ビット線の電流によって選択したメモリセルが"0"状態であるか"1"状態であるかを誤ることなく読み出すことができ、また、非選択ビット線には電流が流れないので余分な電力消費が発生しない。

【0041】なお、上記した第1実施例の読みだし方法では選択ビット線の電位と非選択ソース線電位を読み出し中間電位Vmとしたが、読み出し電源電圧Vccとしてもよい。

【0042】次に、図5を参照しながら、本実施例においてワード線に接続されている全てのメモリセルを一括に読み出す方法について説明する。とこでは、メモリセル(T11)及び(T12)が過剰にデブレッション化(しきい値が負)していると仮定し、ワード線W2に接続される全てのメモリセルを一括して読み出す場合について説明する。選択ワード線W2を読み出し電源電圧Vcc(例えば5V)にし、非選択ワード線W1、Wmを接地

電位Vss(例えばOV)にする。同時に選択ソース線S 2を接地電位Vssにし、非選択ソース線S1、Smを読 み出し中間電位Vm(例えば1V)にする。全てのビッ ト線B1、B2、Bnをセンスアンプを介して中間電位 Vmにする。実際には、ビット線にはセンスアンプが接 続されているため、ビット線の電位は中間電位V mmから 僅かに変動するが、ここでは説明を簡単にするためにビ ット線の電位は一定の電圧Vmであるとする。メモリセ ルが"0"状態ならばビット線には電流が流れず、ビッ ト線の電位は変動しない。メモリセルが"1"状態なら ぱメモリセルに電流が流れ、ビット線の電位が僅かに低 下する。上記ビット線の電位の違いを各ビット線に接続 したセンスアンプを使って検知する。非選択メモリセル (T11) や (T12) は過剰にデブレッション化している とすると、非選択ソース線S1と選択ピット線B2に電 位差が生じるが、非選択メモリセル (T12) は過剰にデ プレッション化していても、メモリセル (T12) のドレ インに接続されたダイオードD12とは逆バイアスになる ためメモリセル (T12) には電流が流れず、選択ビット 線B2の電位を読み出し中間電位である1Vに戻すこと はない。したがって、選択ビット線B2に電流が流れる てとでメモリセル (T22)が"1"状態にあることを誤 りなく検知できる。

【0043】また、ダイオードD11は逆バイアスでも僅かにリーク電流を流すが、このようなワード線に接続されている全てのメモリセルを一括に読み出す方法では、非選択ソース線S1と全てのビット線の電位が等しいために、リーク電流をも抑制することができ低消費電力化できる。なお、上記の読みだし方法ではビット線の電位と非選択ソース線の電位とを読み出し中間電位Vmとしたが、両者共に読み出し電源電圧Vccとしてもよい。各請求項では、これらを総称して読み出し電位としている。

【0044】次に、本実施例においてワード線の電位を接地電位にしたまま読み出す方法について説明する。読み出し方法は、図4あるいは図5で示した読み出し方法において全てのワード線W1~Wmを接地電位Vss(例えば0V)にする方法であり、その説明だけのための図面は省略する。本実施例の"1"状態におけるメモリセルのしきい値電圧を負に設定すれば、メモリセルはワード線の電位を接地電位Vss(例えば0V)にしても、

"1"状態ならば電流を流し、"0"状態ならば電流を流さないため、図4あるいは図5で示した読み出し方法において全てのワード線W1~Wmを接地電位Vss(例えば0V)にしても、メモリセルの状態をピット線電流を検知することでデータを読みだせる。すなわち選択ソース線S2を接地電位Vssにし、非選択ソース線S1、Smを読み出し中間電位Vm(例えば1V)とし、選択ビット線B2の電位をセンスアンプを介して読み出し中間電位Vmにし、非選択ビット線をVssにすることでソ

ース線とビット線とで選択したメモリセルを読み出すことができるのである。したがって、読み出し時にワード線電位の変動がなく一層の低消費電力化と低電源電圧化が可能である。

【0045】なお、上記第1実施例の読みだし方法では ビット線の電位と非選択ソース線の電位とを読み出し中 間電位Vmとしたが、両者共に読み出し電源電圧Vccと してもよい。

【0046】次に、ワード線の電位を接地電位にしたまま書き込む方法について説明する。本実施例の"1"状態におけるメモリセルのしきい値電圧を負に設定すれば、メモリセルはワード線の電位を接地電位Vss (例えば0V)にしても電流が流れる。ワード線を接地したまま選択ビット線を高電位に、非選択ビット線を接地電位Vssにし、選択ソース線を接地電位にし、非選択ソース線を高電位あるいはフローティングにすることで、選択したメモリセルにホットエレクトロンを発生させ、

"1"状態のメモリセルを"0"状態に変化させることができる。

【0047】なお、上記ワード線の電位を接地電位にしたまま書き込む方法を過剰にデブレッション化したメモリセルのしきい値電圧を高く戻すために用いてもよい。【0048】なお、上述の説明では、メモリセルへの書き込みはホットエレクトロンの注入により行ったが、F-N電流による書き込みを行ってもよい。ただし、本実施例では、ドレイン側にダイオードDを設けているため、ドレインとフローティングゲート間に高電界を発生させて行うF-N電流による書き込み方法よりは、従来のフラッシュ型EEPROMにおけるホットエレクトロンによる書き込み方法の方が適している。

【0049】(第2実施例)次に、第2実施例について、図6(a)~(d),図7,図8,図9及び図10を参照しながら説明する。

【0050】図6(a)~(d)は第2実施例の半導体 記憶装置の製造工程を示す。図6(a)~(d)におい て、25はレジスト、27はn+層、28はサイドウオ ール、29はオフセット領域、30はn+層である。図 6(a)は、図2(a)に示す状態と同様にスタック型 フローティングゲート構造を形成した時の状態を示す。 との状態の基板の上にレジスト25を塗布し、ダイオー ドを形成する領域を残して開口し、As+ イオン注入を 行い高濃度n+層27を形成する(図6(b)参照)。 次に、SiO2 膜を堆積してエッチバックすることでサ イドウオール28を形成した後(図6(c)参照)、A s+ イオン注入を行い高濃度n+層30を形成する(図 6 (d) 参照)。図6 (d) に示す状態では、n+層3 0とフローティングゲート3とは水平方向でオフセット しており、このオフセット領域29の距離はサイドウオ ール28の膜厚で制御される。

【0051】次に、との図6(d)におけるn+層30

- オフセット領域29-チャネル領域の部分がダイオー ドとほぼ類似の機能を有することを説明する。図7は、 このようなオフセット領域を内蔵するメモリセルの電圧 - 電流特性をシミュレーションしたものである。縦軸は メモリセルの動作電流、横軸はゲート (フローティング ゲート)電圧である。ゲート長は0.5ミクロンでオフ セット量は0.2ミクロンであり、ドレイン-ソース間 電圧は1 Vである。同図において、実線はオフセット領 域29と隣接するn+層30の側を高電位にした場合の 電圧-電流特性を示し、点線はオフセット領域29と隣 接するn+層30側を低電位にした場合の電圧-電流特 性を示す。同図に示すように、順方向と逆方向では電流 値が2桁以上異なっていることがわかる。すなわち、ソ ースードレイン間の電圧の高低の関係によって、異なる 電流特性を有する。本実施例におけるメモリセルの構造 は、図6(d)の右側に示すように、便宜上n+領域3 0の側にダイオードを付設してなる構造で表すことがで きる。ただし、実際には、ソースードレイン間にダイオ ードに相当する部分が介在した構造となっている。

【0052】したがって、本第2実施例のオフセット領域を内蔵したメモリセルの構造では、上記第1実施例におけるショットキーダイオードを付加したメモリセルに比べて一方の電流を遮断する機能は劣るものの、電流の流れる方向によって極端に抵抗値が異なるので、上記第1実施例のメモリセルの構造とほぼ同様の機能が得られることがわかる。特に、本第2実施例のメモリセルの構造では、上記第1実施例のメモリセルの例とは異なり、レジストを露光する工程が少ないと言う利点がある。

【0053】次に、第2実施例の半導体記憶装置の読み出し方法について、図8~図10を参照しながら説明する。本実施例の場合でも、上記第1実施例と同様に、オフセット領域29に隣接するn+層30はソース又はドレインいずれであってもよい。本第2実施例では、オフセット領域29と隣接するn+領域30がソースである場合について説明する。なお、オフセット領域29に隣接するn+領域がドレインである場合には、上記第1実施例と同様の読み出し方法を適用することができる。

【0054】図8は、本実施例におけるメモリセルアレイの構造を示し、各メモリセルはメモリセルのソース側に、ソース側からドレイン側(つまりソース線側からビット線側)への電流のみを許容するダイオードDを接続した構成となっている。ソースからドレイン方向に流れる電流はメモリセルの動作電流とほぼ等しく、ドレインからソース方向に流れる電流は上記ダイオードDによってほとんど遮断されるという特性を有している。

【0055】次に、図9を参照しながら、本実施例における読み出し方法について説明する。ここではメモリセル(T11)及び(T12)は過剰にデブレッション化(しきい値が負)していると仮定し、メモリセル(T22)を読み出す場合について説明する。選択ワード線W2を読

み出し電源電圧Vcc (例えば5V) にし、非選択ワード 線W1、Wmを接地電位Vss (例えば0V) にする。同 時に選択ソース線S2を読み出し中間電位Vm(例えば 1V)にし、非選択ソース線S1、Smを接地電位Vss にする。また、選択ビット線B2をセンスアンプを介し て接地電位Vssにし、非選択ビット線Bl、Bnを読み 出し中間電位Vmにする。実際には、ビット線にはセン スアンプが接続されているため、ビット線の電位は接地 電位Vssから僅かに変動するが、ととでは説明を簡単に するためにビット線の電位は一定の電圧Vssであるとす る。メモリセル (T22) が"O"状態ならばメモリセル (T22) は電流を流さない。また、メモリセル (T12) は過剰にデプレッション化しているがビット線B2と非 選択ソース線S1の電位が同じでVssであるためメモリ セル (T12) には電流が流れない。したがって、選択ビ ット線B2には電流が流れずメモリセル (T22) が "0"状態にあることを誤りなく検知できる。

【0056】一方、メモリセル (T22) が"1"状態の 場合、メモリセル (T22) が作動して電流が流れ、選択 ビット線B2の電位が僅かに上昇する。その際、選択ビ ット線B2と非選択ソース線S1に電位差が生じるが、 非選択メモリセル(T12)は過剰にデプレッション化し ていても、メモリセル (T12) のソースに接続されたダ イオードDとは逆バイアスになるためメモリセル (T1 2) には電流が流れず、選択ビット線B2の電位をVss に戻すことはない。したがって、選択ビット線B2に電 流が流れることで、誤読み出しを生じることなくメモリ セル (T22) が"1"状態にあることを検知できる。ま た、メモリセル (T11) も過剰にデブレッション化して おり非選択ビット線B1と非選択ソース線S1に電位差 1 Vが生じているが、メモリセル (T11) のドレインに 接続されたダイオードD11とは逆バイアスになるためメ モリセル (T11) には電流が流れず、非選択ビット線B 1には電流が流れず、余分な電力消費が発生しない。な お、上記読みだし方法では、選択ソース線の電位と非選 択ビット線電位を読み出し中間電位Vmとしたが、両者 共に読み出し電源電圧Vccとしてもよい。

【0057】また、上記読みだし方法では選択ビット線の電位をセンスアンブを介して接地電位Vssにするとしたが、センスアンブがリファレンス電位を必要する場合には選択ビット線の電位を接地電位Vssより大きく読み出し中間電位より小さくしてもよい。

【0058】次に、図10を参照しながら、本実施例においてワード線に接続されている全てのメモリセルを一括に読み出す方法について説明する。ここでは、メモリセル(T11)及び(T12)は過剰にデブレッション化(しきい値が負)していると仮定し、ワード線W2上の全メモリセルを一括に読み出す場合について説明する。選択ワード線W2を読み出し電源電圧Vcc(例えば5V)にし、非選択ワード線W1、Wmを接地電位Vss

(例えば0V)にする。同時に、選択ソース線S2を読み出し中間電位Vm(例えば1V)とし、非選択ソース線S1、Smを接地電位Vssにする。全てのビット線B1、B2、Bnをセンスアンブを介して接地電位Vssにする。実際には、ビット線B1~BnにはセンスアンプSA1~SAnが接続されているため、ビット線B1~Bnの電位は接地電位Vssから僅かに変動するが、ここでは、説明を簡単にするためにビット線の電位は一定の電位Vssであるとする。

【0059】例えばメモリセル (T2n) が"0"状態の 場合、メモリセル(T2n)は作動しないので、各ビット 線には電流が流れず、ビット線の電位は変動しない。一 方、各メモリセル(T21), (T22)が"1"の場合、 各メモリセル (T21), (T22) が作動して電流が流 れ、ビット線B2の電位が僅かに上昇する。このビット 線の電位の違いをビット線に接続したセンスアンプによ り検知する。非選択メモリセル (T11) や (T12) は過 **剰にデブレッション化しているが、非選択ソース線S 1** と全てのビット線の電位が等しく接地電位Vssであるた めに電流は流れない。また、ダイオードDは逆バイアス でも僅かにリーク電流を流すが、上記した1本のワード 線上の全メモリセルの一括読み出し方法では上記リーク 電流をも抑制することができ低消費電力化できる。ま た、従来の1本のワード線上の全メモリセルの一括読み 出し方法とは異なり、選択ワード線と選択ソース線のみ に電圧が印加されているため、読み出し始動時の低消費 電力化が可能である。

【0060】なお、本第2実施例の読みだし方法では選択ソース線の電位を読み出し中間電位Vm(例えば1V)としたが、読み出し電源電圧Vccとしてもよい。

【0061】なお、上記読みだし方法では、選択ビット 線の電位をセンスアンブを介して接地電位Vssにすると したが、センスアンブがリファレンス電位を必要する場 合には選択ビット線の電位を接地電位Vssより大きく読 み出し中間電位より小さくしてもよい。

【0062】次に、本実施例においてワード線の電位を接地電位にしたまま読み出す方法について説明する。読み出し方法は図9あるいは図10で示した読み出し方法において全てのワード線を接地電位Vss (例えば0V)にしたものであり、図面は省略する。本実施例の"1"状態におけるメモリセルのしきい値電圧を負に設定すれば、メモリセルはワード線の電位を接地電位Vss (例えば0V)にしても、"1"状態ならば電流が流れ、

"0"状態ならば電流が流れないため、図9あるいは図10で示した読み出し方法において、全てのワード線をVss (例えば0V) に接地しても、メモリセルの状態をビット線電流を検知することでデータを読みだせる。すなわち選択ソース線S2を読み出し中間電位Vm (例えば1V) し、非選択ソース線S1、Smを接地電位Vssにし、選択ビット線をセンスアンプを介し接地電位Vss

にし、非選択ビット線を読み出し中間電位Vmにすることでソース線とビット線で選択したメモリセルを読み出すことができるのである。この方法では、読み出し時にワード線電位の変動がなく一層の低消費電力化と低電源電圧化が可能である。なお、上記読みだし方法では選択ソース線の電位を読み出し中間電位Vm(例えば1V)としたが、読み出し電源電圧Vccとしてもよい。

【0063】また、上記読みだし方法では選択ビット線の電位をセンスアンプを介して接地電位Vssにするとしたが、センスアンプがリファレンス電位を必要する場合には選択ビット線の電位を接地電位Vssより大きく読み出し中間電位より小さくしてもよい。

【0064】次に、本実施例においてホットエレクトロンによる書き込み方法について説明する。本実施例では、ソース線からでなければメモリセルにチャネル電流を流せないように構成されている。そこで、選択ワード線を高電位に、非選択ワード線を接地電位にし、選択ソース線を高電位に、非選択ソース線を接地電位にし、非選択ソース線を高電位に、非選択ソース線を接地電位にし、非選択ソース線を高電位にすることで選択したメモリセルのソース側からドレイン側に電流を流すことでホットエレクトロンを発生させ、書き込むことができる。

【0065】次に、ワード線の電位を接地電位にしたまま書き込む方法について説明する。本実施例の"1"状態におけるメモリセルのしきい値電圧を負に設定すれば、メモリセルはワード線の電位を接地電位Vss (例えば0V)にしても電流が流れる。ワード線を接地電位にしたまま選択ソース線を高電位に、非選択ソース線を接地電位に、選択ビット線を接地電位に、非選択ビット線を高電位あるいはフローティングにすることで選択したメモリセルにホットエレクトロンを発生させ、"1"状態のメモリセルを"0"状態に変化させることができる。

【0066】なお、上記ワード線の電位を接地電位にし たまま書き込む方法を過剰にデブレッション化したメモ リセルのしきい値電圧を高く戻すために用いてもよい。 【0067】なお、本実施例ではソース側にダイオード Dを設けたため、ドレインとフローティングゲート間に 髙電界を発生させやすく、上述のようなホットエレクト ロンによる方法よりも、従来のフラッシュ型EEPRO MにおけるF-N電流による書き込み方法が好ましい。 【0068】(第3実施例)次に、第3実施例につい て、図11(a)~(c)及び図12を参照しながら説 明する。図11(a)~(c)は、第3実施例における 半導体記憶装置のメモリセルの製造工程を示すものであ る。図11(a)~(c)において、30はn+層、3 1はレジスト、33はp層である。図11(a)に示す 状態は、図2(a)に示す状態と同様にスタック型フロ ーティングゲート構造を形成したものである。そして、 との状態の基板上にレジスト31を塗布し、ダイオード

を形成する領域を残して開口し、BF2+イオン注入32 を行いp層33を形成する(図11(b)参照)。BF 2+イオン注入は大傾角で行うことが望ましく、例えば4 5度、60 KeV 、6 E 12 atoms/cm2 の条件で行う。ただ し、この条件に限定されるものではない。次に、図11 (c) に示す工程では、As+ イオン注入を行って髙濃 度n+層30を形成する。メモリセルのソース、ドレイ ンとなる2つのn+層30、30のうち1つのn+層3 0の内方に低濃度の不純物をドープしたp層33を形成 したことで、この部分の空乏層の拡がりが抑えられ、ソ ースードレイン間にダイオードを形成したのと同様の作 用が生じる。図12は、上記一方のみに低濃度のp層3 3を形成したメモリセルの電圧 - 電流特性をシミュレー ションしたものである。縦軸はメモリセルの動作電流、 横軸はゲート(フローティングゲート)電圧である。ゲ ート長は0.5ミクロンでp層の濃度は1E18atoms/cm 3 であり、オフセット状態にはなっていず、ドレイン-ソース間電圧は1Vである。同図において、実線はp層 33と隣接するn+層30の側を高電位にした場合の電 圧-電流特性を示し、点線はp層33と隣接するn+層 30側を低電位にした場合の電圧-電流特性を示す。同 図に示すように、順方向と逆方向では電流値が1桁以上 異なっていることがわかる。したがって、本実施例にお けるメモリセルの構造も、便宜上n+層30の側にダイ オードを付設してなる構造で表すことができる。ただ し、実際には、ソースードレイン間にダイオードに相当 する部分が介在した構造となっている。

【0069】なお、p層33の濃度を濃くしてn+層30がオフセットになってもよい。図11のメモリセルの例は図6のメモリセルの例よりもサイドウオール工程が必要ないと言う特徴がある。

【0070】(第4実施例)次に、第4実施例について、図13(a)~(c)及び図14(a),(b)を参照しながら説明する。図13(a)~(c)及び図14(a),(b)は第4実施例における半導体記憶装置のメモリセルの製造工程を示すものである。図13

(a) に示す状態では、図2(a) に示す状態と同様にスタック型フローティングゲート構造となっている。この状態でレジストを形成しダイオードDを形成する領域にP+イオン注入を行ない、所望の濃度に調整したn-層9を形成しての領域にAs+イオン注入を行って高濃度のn+層21を形成する(図13(c)参照)。次に、保護膜としてSiO2膜22をCVD法により堆積し(図14(a)参照)、ダイオードDを形成する領域にSiO2膜22をエッチバックしダイオードDを形成する領域のゲート側壁にサイドウオール28を残す(図14

(e) 参照)。 この状態で、レジスト31を塗布し、ダイオードを形成する領域を開口し、BF2+イオン注入を行いp層61を形成する。図14(b) に示すメモリセ

ルは従来のスタック型フローティングゲート構造メモリセルのソースまたはドレイン領域に相当する領域にPN ダイオードが形成されているが、メモリセルの面積を増加させることはない。

【0071】 この場合には、ダイオード特性が得られ、 との構造を有するメモリセルは、図14(b)の右側に 示すようなソース又はドレインに隣接してダイオードが 付設されたメモリセルとして表現できる。

【0072】(第5実施例)次に、第5実施例について、図15、図16(a),(b)、図17(a),(b)、図18及び図19に基づき説明する。

【0073】本実施例における半導体記憶装置のブロック回路図は、図31に示した従来の不揮発性メモリセルを搭載した半導体記憶装置のブロック回路図と同一であり説明は省略する。図15は第4実施例に係るフラッシュ型EEPROMのメモリセルアレイの一部を示す回路図である。本実施例は第1実施例の構造を高集積に実現するために改良したものである。本実施例では、図15に示したように、例えば2個のメモリセル(T21a)、(T21b)の各々のドレインにはダイオードD21a, D

21bの一端がそれぞれ1個ずつ接続され、それぞれのダイオードD21a、D21bの他端は共通の配線を介して共通のビット線B1に接続されている。また、メモリセル(T21a)のソースはソース線S2に接続され、メモリセル(T21b)のソースはソース線S3に接続されている。すなわち、1対のメモリセル(T21a)、(T21b)のソースは個別のソース線S2、S3に接続される一方、ドレインは共通のビット線に接続されている。また、この1対のメモリセル(T21a)、(T21b)が接続されるビット線B1上で各メモリセル(T21a)、

(T21b)の隣接領域にはメモリセルは配置されていない。そして、ビット線B2に対し、各1対のメモリセル(T12a),(T12b)及び(T32a),(T32b)が2ビット分の間隔を隔てて配置されている。メモリセル(T12a),(T12b)の各ドレインは各々ダイオードD12a,D12bを介して共通のビット線B2に接続され、メモリセル(T12b)のソースは、メモリセル(T21a)と共通のソース線S2に接続されている。一方の1対のメモリセル(T32a),(T32b)の接続状態も同様である。

【0074】以上の結果、ソース線S1、S3の間に2本のワード線W1a、W1bを、ソース線S2、S3の間に2本のワード線W2a、W2bを配置し、ビット線B1~B3は、ワード線とソース線とに垂直に交差するように配置する。そして、これらの配線で形成される行列上の領域に、2ビット一組のメモリセル(T)がチェッカー模様状に配置されている。なお、各メモリセル(T)のゲートはワード線Wに接続され、NOR型にメモリセルを配置している。また、ワード線W1a、W1b~W3a、W3bはそれぞれロウデコーダRD1a、RD1b~RD3a、RD

3bに、ソース線S1〜S3はそれぞれソースデコーダSD1〜SD3に、ビット線B1〜B3はそれぞれ列選択用トランジスタST1〜ST316を介してセンスアンプSA1〜SA3に接続されカラムデコーダに接続されている。

【0075】本実施例では、読み出し方法は第1実施例 と同様の方法で読み出す。図16(a)に示すようにメ モリセル (T21a) などを1ビット単位で読み出すか (矢印参照)、あるいは図16(b)に示すように1本 のワード線W2aに接続される全てのメモリセルを一括読 み出しする(矢印参照)。1本のワード線上の全メモリ セルの一括読み出し方法ではデータがピット線の1本お きに出力される。また、本実施例では、図16(c)に 示すように、あるソース線S2の両側に配置される2本 のワード線W1b. W2aを同時に選択して、メモリセル (T12b) とメモリセル (T21a) などの2 ピット単位 で読み出すととができる(矢印参照)。また、図16 (d) に示すように2本のワード線W1b, W2aに接続さ れる全てのメモリセルを一括読み出しすることもできる (矢印参照)。2本のワード線上の全メモリセルの一括 読み出し方法ではデータが全てのビット線から出力され るが、その場合にはセンスアンプは全てのビット線に配 置されている必要がある。

【0076】なお、本実施例では、各メモリセルの対をチェッカー模様上に配置したが、1対のメモリセルのドレインを共通のビット線に接続する場合に、必ずしもこのような構成に限定されるものではない。例えば、各ワード線間に互いに隣接してソース線を設けるのであれば、各1対のメモリトランジスタを行列状に隙間なく配置してもよい。

【0077】次に、本実施例におけるメモリセル (T) の構造について説明する。図17(a)はビット線に平 行な方向の断面における縦断面図、図17(b)は平面 図である。また、図18は平面図においてフローティン グゲートのパターニングを示したものである。図19は メモリセル単体のワード線方向に平行な断面における縦 断面図である。各図において、1は半導体基板、2はト ンネルSiO2 膜、3はフローティングゲート、4は容 重絶縁膜、5はコントロールゲート、6はSiO2膜、 22はSiO2 膜、27はオフセットドレイン、28は サイドウォール、30はソース、51は素子分離、52 はソース配線、53は保護絶縁膜、54は層間絶縁膜、 55はピット配線、56はソース線コンタクト、57は ピット線コンタクト、58は活性領域、59はパターニ ング後のフローティングゲートである。図18に示すよ うに、長辺方向がデザインルールLの5倍で短辺方向が デザインルールLの長方形状の活性領域58を折り重な るように形成し、フローティングゲート59は上記活性 領域58の長辺方向に直線状にパターニングする(第1 回目のパターニング)。図17(b)に示すように、ワ

ード線であるコントロールゲート5はデザインルールの ラインとスペースで等間隔にパターニングされ、その 際、容量絶縁膜4とフローティングゲート3とトンネル SiО2 膜2とを自己整合的にエッチングする(フロー ティングゲートの第2回目のパターニング)。ソース3 Oをイオン注入により形成した後、SiO2 膜の堆積。 エッチバックによりサイドウオールを形成した後、イオ ン注入によりオフセットドレイン27を形成する。その 上に配線材料とSiO2膜53を堆積し、ソース配線5 2をパターニングする。層間絶縁膜54を堆積した後と れをエッチバックして、ピットコンタクト57のための コンタクトホールをオーバーサイズで開口する。その上 に配線材料を堆積し、ビット配線55をバターニングす る。図17(b)の平面図に示すように、メモリセルの チャネル幅方向はビット線のデザインルールとビットコ ンタクト57のマスクの合わせマージンにより律速され ている。図19に示すように、メモリセル単体のワード 線に平行な断面における構造では、活性領域に対してフ ローティングゲート3が非対称形となっている。このと とは上記フローティングゲート3を上記活性領域58の 長辺方向に直線状にパターニングしたことに起因するも ので、デザインルールが小さくなるほど直線状の方がバ ターニングしやすく、微細化できる利点がある。

【0078】なお、図17(a),(b)等に示すレイアウトはマスクの合わせマージンをデザインルールの半分と仮定しており、セル面積はデザインルールの二乗の11倍になっているが、マスクの合わせマージンは露光技術に依存するものであり、デザインルールの半分に限定しなくてもよい。

【0079】なお、図17(a),(b)等に示すメモリセルは、上記図6に示したオフセット領域を内蔵した構造を有するフローティングゲートメモリセル(第2実施例)を用いているが、これに限定するものではなく、第1,第3,第4実施例に示す構造のメモリセルを用いてもよい。

【0080】また、本実施例において、活性領域58を 長方形としたが、露光技術などの必要に応じて部分的に 変形してもよい。

【0081】さらに、本実施例において、フローティングゲート3とコントロールゲート5とソース配線52は直線状であるとしたが、露光技術などの必要に応じて部分的に変形してもよい。

【0082】また、本実施例においてソース配線52は 配線材料であるとしたが、拡散層で形成してもよい。

【0083】(第6実施例)次に、第6実施例の半導体記憶装置及びその読み出し方法について、図20、図21(a)~(d)及び図22を参照しながら説明する。本実施例の半導体記憶装置のブロック回路図は、図31に示した従来の不揮発性メモリセルを搭載した半導体記憶装置のブロック図と同一であり説明は省略する。図2

0は本実施例に係るフラッシュ型EEPROMのメモリセルアレイの一部を示す回路図である。図20に示すように、配線の接続構造やメモリセルの配置状態は、基本的に上記第5実施例(図15参照)と同じである。ただし、本実施例では、各メモリセル(T)のソースとソース線S1~S3との間にダイオードDを介設した点のみが異なる。

【0084】本実施例では、読み出し方法は、上述の第2実施例と同様の方法で読み出す。図21(a)に示すようにメモリセル(T21a)などを1ビット単位で読み出すか(矢印参照)、あるいは図21(b)に示すように1本のワード線W2aに接続される全てのメモリセルを一括読み出しする(矢印参照)。1本のワード線上の全メモリセルの一括読み出し方法ではデータがビット線の1本おきに出力される。また本実施例では、図21

(c) に示すように2本のワード線W1b、W2aを同時に選択して、メモリセル(T12b)とメモリセル(T21a)などの2ビット単位で読み出すことができる(矢印参照)。また、図21(d)に示すように2本のワード線W1b、W2aを一括読み出しすることもできる(矢印参照)。2本のワード線一括読み出し方法ではデータが全てのビット線から出力される。また一括で読み出す場合にはセンスアンブは全てのビット線に配置されている必要がある。

【0085】図22は本実施例のメモリセルのビット線に平行な断面における構造を示す縦断面図である。本実施例の構造は第5実施例の構造(図17参照)と同じ部材は同じ符号を付して、説明を省略する。図22に示す構造は、ソース側にダイオード構造を設けたものである点だけが図17に示す構造と異なる。なお、平面図とメモリセル単体のワード線に平行な断面における構造は第5実施例と同様なので図示を省略する。

【0086】なお、本実施例では図6に示したオフセット領域を内蔵する構造のフローティングゲートメモリセル (第2 実施例)を採用したが、これに限定するものではなく、第1、第3、第4 実施例の構造を適用することができる。

【0087】(第7実施例)次に、第7実施例の半導体記憶装置について、図23~図26を参照しながら説明する。本実施例における半導体記憶装置のブロック回路図は、図31に示した従来の不揮発性メモリセルを搭載した半導体記憶装置のブロック回路図と同一であり説明は省略する。図23は、本発明の第7実施例に係るフラッシュ型EEPROMのメモリセルアレイの一部を示す回路図である。図24及び図25は半導体記憶装置の駆動方法を説明する図である。図26(a)は、メモリセルのビット線に平行な断面における構造を示す縦断面図、図26(b)はその平面図を示す。本実施例は第1実施例を折り返しビット線構造にしたものである。本実施例では、図23に示すように、各1対のメモリセルを

チェッカー模様状に配置した構造及び1つのメモリセル のドレインをダイオードを介して共通のビット線に接続 した点は、上記第5実施例で説明した図15の構造と同 じである。ただし、本実施例では、図15における1本 のソース線(例えばS2)の代わりにそれぞれ2本のソ ース線(例えばS2a、S2b)を配置し、各々にソースデ コーダ (例えばSD2a, SD2b) を配置している。そし て、メモリセル (T12b) とメモリセル (T21a) のソ ースとは、各々別のソース線S1b, S2alC接続されてい る。また、各ピット線には、2ピット1組のダミーセル が配置されている。例えば、ビット線B2には、1つの ダミーセル (Tr1、Tr2) が配置されており、各ダミー セル(Tr1), (Tr2)のドレインはそれぞれダイオー ドDr1、Dr2を介して共通のビット線B2に接続されて いる。また、各ダミーセル (Tr1), (Tr2)のソース は個別のソース線Srl、Sr2に接続され、各ソース線S r1、Sr2の先端にはソースデコーダSDr1、SDr2が配 置されている。さらに、各ダミーセル(Tr1), (Tr 2) のゲートはそれぞれワード線Wr1、Wr2に接続さ れ、各ワード線Wrl、Wr2の先端にはそれぞれロウデコ ーダRDr1、RDr2が配設されている。

【0088】本実施例では、読み出し方法は第2実施例と同様の方法で読み出す。図24に示すように、例えばメモリメモリセル(T21a)を1ビット単位で読み出す場合はビット線B1がメモリセル(T21a)を読み出し、ビット線B2がダミーセル(Tr1)を読み出す。また、図25に示すように、例えば1本のワード線W2aに接続される全てのメモリセルを一括読み出す場合は、ビット線B1、B3などを介してメモリセルを読み出し、ビット線B2、B4などを介してダミーセルを読み出す。

【0089】次に、図26(a),(b)を参照しながち、本実施例の半導体記憶装置のメモリセルの構造について説明する。本実施例のメモリセルの構造は図17(a),(b)に示した第5実施例のメモリセルの構造とほとんど同じであり、図17(a),(b)における符号と同じ符号を不した部材は同じ部材を示す。第5実施例では2本のワード線につき1本のソース線を配置しているのに対し、第7実施例では2本のワード線につき2本のソース線を配置している点が異なり、本実施例のメモリセルに比べてセル面積は増大する。しかし、本実施例の折り返しビット線構造の方が一般にセンスアンブの感度が高くできると言う特徴がある。

【0090】なお、図26(a),(b)に示すレイアウトはマスクの合わせマージンをデザインルールの半分と仮定しており、セル面積はデザインルールの二乗の16.5倍になっているが、マスクの合わせマージンは露光技術に依存するものであり、デザインルールの半分に限定しなくてもよい。

【0091】また、本実施例では図6に示したオフセット領域を内蔵するフローティングゲートメモリーセル (第2実施例)を採用したが、これに限定するものではなく、第1、第3、第4実施例に示したメモリセルの構造を適用できる。

【0092】さらに、本実施例においてフローティングゲート3とコントロールゲート5とソース配線52は直線状であるとしたが、露光技術などの必要に応じて部分的に変形してもよい。

【0093】また、本実施例においてソース配線52は 配線材料であるとしたが、拡散層で形成してもよい。

【0094】(第8実施例)次に、第8実施例の半導体記憶装置について、図27~図30を参照しながら説明する。本実施例における半導体記憶装置のブロック回路図は図31に示した従来の不揮発性メモリセルを搭載した半導体記憶装置のブロック回路図と同一であり説明は省略する。図27は本実施例に係るフラッシュ型EEPROMのメモリセルアレイの一部を示す回路図である。本実施例におけるメモリセルアレイの構造は、基本的には、上記第7実施例における構造と同じであるが、ダイオードがメモリセルのソース側に介設されている点のみが異なる。

【0095】本実施例では、読み出し方法は第2実施例と同様の方法で読み出す。図28にに示すように、例えばメモリセル(T21a)を1ビット単位で読み出す場合はピット線B1を介してメモリセル(T21a)を読み出し、ビット線B2を介してダミーセル(Tr1)を読み出す。また、図29に示すように、例えば1本のワード線W2aに接続された全てのメモリセルを一括読み出す場合はピット線B1、B3などを介してメモリセルを読み出し、ピット線B2、B4などを介してダミーセルを読み出す。

【0096】次に、図30を参照しながら、本実施例のメモリセルの構造について説明する。本実施例のメモリセル構造は図22に示した第6実施例のメモリセルの構造とほとんど同じである(同じ符号は同じ部材を示す)が、第6実施例では2本のワード線につき1本のソース線を配置していたのに対し、本実施例では2本のワード線につき2本のソース線を配置しており、セル面積は増大する。しかし、本実施例の折り返しビット線構造の方が一般にセンスアンプの感度が高くできると言う特徴がある。

【0097】なお、図30に示すレイアウトはマスクの合わせマージンをデザインルールの半分と仮定しており、セル面積はデザインルールの二乗の16.5倍になっているが、マスクの合わせマージンは露光技術に依存するものであり、デザインルールの半分に限定しなくてもよい。

【0098】なお、本実施例では図6に示したオフセット領域を内蔵するフローティングゲートメモリーセル

(第2実施例)を採用したが、これに限定するものではなく、第1、第3、第4実施例に示したメモリセルの構造を適用できる。

[0099]

【発明の効果】以上説明したように、請求項1~5の発明によれば、メモリセルを行列状に配置したアレイにおいて、ピット線-ソース線間の各経路にメモリセルのトランジスタと電流の方向によって電圧-電流特性が異なる異方向抵抗部とを直列に接続する構成としたので、誤読み出しの防止と消費電力の低減とを図ることができる。

【0100】請求項6の発明によれば、請求項1の発明において、各1対のメモリセルを共通のビット線に接続するとともに、2本のワード線に対してソース線を1本だけ配置する構成としたので、集積度の顕著な向上を図ることができる。

【0101】請求項7の発明によれば、請求項6の発明において、ダミーセルを設け折り返しビット線構造としたので、センスアンプの感度を高く設定することができ、よって、誤読み出しの防止効果を顕著に発揮することができる。

【0102】請求項8~10の発明によれば、各請求項の発明の構造を利用した半導体記憶装置の駆動方法として、読みだし時には、非選択メモリセルのビット線とソース線との電位関係が異方向抵抗部の逆方向となるように設定するようにしたので、非選択メモリセルにおけるリーク電流の低減により、誤読み出しの防止と消費電力の低減とを図ることができる。

【0103】請求項11の発明によれば、請求項10発明の構造を利用してホットエレクトロンの注入を利用した書き込みを行うようにしたので、メモリセルへの書き込みとデブレッション化したメモリセルの回復との円滑化を図ることができる。

【図面の簡単な説明】

【図1】第1実施例に係るメモリセルアレイの電気回路 図である。

【図2】第1実施例に係るメモリセルの製造工程のうち n+層を形成するまでの工程における構造の変化を示す 縦断面図である。

【図3】第1実施例に係るメモリセルの製造工程のうち SiO2 膜の形成後ショットキーダイオードを形成する までの工程に工程における構造の変化を示す縦断面図で ある。

【図4】第1実施例に係るメモリセルアレイの1ビット 読み出し動作を示す電気回路図である。

【図5】第1実施例に係るメモリセルアレイの1本のワード線上の全メモリセルの一括読み出し動作を示す電気回路図である。

【図6】第2実施例に係るメモリセルの製造工程における構造の変化を示す縦断面図である。

【図7】第2実施例に係るメモリセルの電圧-電流特性のシミュレーション結果を示す図である。

【図8】第2実施例に係るメモリセルアレイの電気回路 図である。

【図9】第2実施例に係るメモリセルアレイの1ビット 読み出し動作を示す電気回路図である。

【図10】第2実施例に係るメモリセルアレイの1本の ワード線上の全メモリセルの一括読み出し動作を示す電 気回路図である。

【図11】第3実施例に係るメモリセルの製造工程における構造の変化を示す縦断面図である。

【図12】第3実施例に係るメモリセルの電圧-電流特性のシミュレーション結果を示す図である。

【図13】第4実施例に係るメモリセルの製造工程のうちn+層を形成するまでの工程における構造の変化を示す縦断面図である。

【図14】第4実施例に係るメモリセルの製造工程のうちSiO2 膜の形成後PNダイオードを形成するまでの工程における構造の変化を示す縦断面図である。

【図15】第5実施例におけるメモリセルアレイの電気回路図である。

【図16】第5実施例におけるメモリセルアレイの読み出し動作を示す電気回路図である。

【図17】第5実施例に係るメモリセルのビット線に平行な断面における構造を示す縦断面図及び平面図である。

【図18】第5実施例に係るメモリセルのフローティングゲートの第1回目のパターニング後における状態を示す平面図である。

【図19】第5実施例に係るメモリセルのワード線に平行な断面における構造を示す縦断面図である。

【図20】第6実施例に係るメモリセルアレイの電気回路図である。

【図21】第6実施例に係るメモリセルアレイの読み出し動作を示す電気回路図である。

【図22】第6実施例に係るメモリセルのピット線に平行な断面における構造を示す縦断面図である。

【図23】第7実施例に係るメモリセルアレイの電気回路図である。

【図24】第7実施例に係るメモリセルアレイの1ビット単位の読み出し動作を示す電気回路図である。

【図25】第7実施例に係るメモリセルアレイのワード 線上の全メモリセルの一括読み出し動作を示す図であ る。

【図26】第7実施例に係るメモリセルのピット線に平行な断面における構造を示す縦断面図及び平面図である。

【図27】第8実施例に係るメモリセルアレイの電気回路図である。

【図28】第8実施例に係るメモリセルアレイの1ビット単位の読み出し動作を示す電気回路図である。

【図29】第8実施例に係るメモリセルアレイのワード 線上の全メモリセルの一括読み出し動作を示す電気回路 図である。

【図30】第8実施例に係るメモリセルのビット線に平 行な断面における構造を示す縦断面図である。

【図31】従来の半導体記憶装置全体の概略構成を示す ブロック図である。

【図32】従来のメモリセルアレイの電気回路図であ ス

【図33】従来のメモリセルアレイの読み出し動作を示す電気回路図である。

【符号の説明】

₩ ワード線

B ピット線

S ソース線

D ダイオード

SA センスアンプ

ST 列選択用トランジスタ

SD ソースデコーダ

RD ロウデコーダ

1 半導体基板

2 トンネルSiO2 膜

3 フローティングゲート

4 容量絶縁膜

5 コントロールゲート

6 SiO2 膜

7 レジスト

9 n-層

10 レジスト

21 n+層

22 SiO2 膜

28 サイドウオール

25 WSix 膜

101 メモリセルアレイ

102 ロウデコーダ回路

103 カラムデコーダ回路

104 ソースデコーダ回路

【手続補正2】


【補正対象書類名】図面

【補正対象項目名】図1

【補正方法】変更

【補正内容】

【図1】



【手続補正3】


【補正対象書類名】図面


【補正対象項目名】図3


【補正方法】変更

【補正内容】

【図3】







【手続補正4】


【補正対象書類名】図面

【補正対象項目名】図4


【補正方法】変更

【補正内容】

【図4】




【手続補正5】 【補正対象書類名】図面 【補正対象項目名】図5




【手続補正6】 【補正対象書類名】図面 【補正対象項目名】図8 【補正方法】変更 【補正内容】 【図8】

*【補正方法】変更




【手続補正7】 【補正対象書類名】図面 【補正対象項目名】図9




【手続補正8】 【補正対象書類名】図面 【補正対象項目名】図10 【補正方法】変更 【補正内容】 【図 1 0 】


*【補正方法】変更




(手続補正9) 【補正対象書類名】図面 【補正対象項目名】図15



【手続補正10】 【補正対象書類名】図面 【補正対象項目名】図17 【補正方法】変更 【補正内容】 【図17】







セル面積-2×5.5×L×L

*【手続補正11】 【補正対象費類名】図面 【補正対象項目名】図18 【補正方法】変更 【補正内容】 【図18】


:



【手続補正12】 【補正対象書類名】図面 【補正対象項目名】図20 【補正方法】変更 【補正内容】 【図20】




【手続補正13】 【補正対象書類名】図面 【補正対象項目名】図22 【補正方法】変更 【補正内容】 【図22】



【手続補正14】 【補正対象書類名】図面 【補正対象項目名】図23 【補正方法】変更

【補正内容】

* * 【図23】




【手続補正15】

【補正対象書類名】図面 【補正対象項目名】図24 ※【補正方法】変更

【補正内容】

※ 【図24】



【手続補正16】


【補正対象書類名】図面

【補正対象項目名】図25


【補正方法】変更


【補正内容】

【図25】




【手続補正17】 【補正対象書類名】図面 【補正対象項目名】図26 【補正方法】変更 【補正内容】 【図26】






セル面積=3×5.5×LXL

【手続補正18】 【補正対象書類名】図面 【補正対象項目名】図27 【補正方法】変更 【補正内容】 【図27】




【手続補正19】 【補正対象書類名】図面 【補正対象項目名】図28

*【補正方法】変更 【補正内容】 【図28】



【手続補正20】 【補正対象書類名】図面 【補正対象項目名】図29 【補正方法】変更 【補正内容】 【図29】



【手続補正21】

【補正対象書類名】図面 【補正対象項目名】図30

【補正方法】変更

【補正内容】

【図30】

52 54 22 28 53 6 55 30 2 27 30 5 3

*【手続補正22】


【補正対象書類名】図面

【補正対象項目名】図32

【補正方法】変更

【補正内容】

【図32】




【手続補正23】 【補正対象審類名】図面

【補正対象項目名】図33

【補正方法】変更

【補正内容】

【図33】



フロントページの続き

(51)Int.Cl.⁶

識別記号 庁内整理番号

FΙ

技術表示箇所

H01L 27/115

21/8247

29/788

29/792

G11C 17/00

5 2 0 A C15-21

HO1L 27/10

434

29/78

371

(72)発明者 森 俊樹

大阪府門真市大字門真1006番地 松下電器

産業株式会社内

(72)発明者 中尾 一郎

大阪府門真市大字門真1006番地 松下電器

産業株式会社内